[發(fā)明專利]一種基于FPGA控制的UFS存儲陣列系統(tǒng)及數(shù)據(jù)傳輸方法

有效

• 申請?zhí)枺?/td>: 201910366882.6
• 申請日: 2019-05-05
• 公開（公告）號: CN110069443B
• 公開（公告）日: 2023-02-03
• 發(fā)明（設計）人: 趙鑫鑫;姜凱;李朋
• 申請（專利權(quán)）人: 山東浪潮人工智能研究院有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F13/12;G06F13/16
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 姜明

本發(fā)明涉及存儲器設計領(lǐng)域，具體提供了一種基于FPGA控制的UFS存儲陣列系統(tǒng)及數(shù)據(jù)傳輸方法。該系統(tǒng)由usb type c接口、若干UFS存儲芯片和FPGA組成，F(xiàn)PGA上設置有雷電3 slave模塊、雷電3 master模塊、MicroBlaze軟核模塊、地址映射模塊、數(shù)據(jù)通道模塊、寫通道ddr控制器模塊和讀通道ddr控制器模塊，基于該系統(tǒng)實現(xiàn)了數(shù)據(jù)傳輸方法。與現(xiàn)有技術(shù)相比，本發(fā)明的一種基于FPGA控制的UFS存儲陣列系統(tǒng)，利用UFS芯片的全雙工的特點，結(jié)合讀寫雙路DDR通道和全雙工工作狀態(tài)的雷電3接口，實現(xiàn)存儲陣列的全雙工功能，使存儲陣列適應現(xiàn)代操作系統(tǒng)頻繁讀寫的特性，具有良好的推廣價值。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器設計領(lǐng)域，具體提供一種基于FPGA控制的UFS存儲陣列系統(tǒng)及數(shù)據(jù)傳輸方法。

背景技術(shù)

雷電3接口是英特爾公司研發(fā)的高速接口規(guī)范，物理接口兼容usb type c接口，最高帶寬可以達到40Gbps，越來越多的電腦帶有該外設接口以滿足對未來存儲設備數(shù)據(jù)交互速度的需求。當前UFS存儲芯片大多都是單芯片應用，在手機等嵌入式領(lǐng)域基本滿足了需求。但是在一些對速度、容量都有高要求的場合，需要使用多塊UFS芯片組成存儲陣列。

目前，市場上缺乏雷電3接口的高速存儲設備，無法充分利用UFS芯片和雷電3接口高速的優(yōu)勢。

發(fā)明內(nèi)容

本發(fā)明是針對上述現(xiàn)有技術(shù)的不足，提供一種設計合理，安全適用的基于FPGA控制的UFS存儲陣列系統(tǒng)。

本發(fā)明進一步的技術(shù)任務是提供一種實用性強、基于FPGA控制的UFS存儲陣列數(shù)據(jù)傳輸方法。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

一種基于FPGA控制的UFS存儲陣列系統(tǒng)，該系統(tǒng)由usb type c接口、若干UFS存儲芯片和FPGA組成，F(xiàn)PGA上設置有雷電3slave模塊、雷電3master模塊、MicroBlaze軟核模塊、地址映射模塊、數(shù)據(jù)通道模塊、寫通道ddr控制器模塊和讀通道ddr控制器模塊；

usb type c接口用于連接上位機，上位機將數(shù)據(jù)的讀寫擦命令通過GHT接口傳送給雷電3slave模塊，雷電3slave模塊用于將接收到的命令傳送給MicroBlaze軟核模塊，MicroBlaze軟核模塊用于將上位機發(fā)送的命令轉(zhuǎn)換成自定義指令后下發(fā)給地址映射模塊，同時也完成將FPGA側(cè)的工作狀態(tài)反饋給上位機的任務；

地址映射模塊用于接收MicroBlaze軟核模塊下發(fā)的命令，完成指令中陣列地址到底層各UFS存儲芯片邏輯block地址的映射，之后地址映射模塊將命令傳送給數(shù)據(jù)通道模塊；數(shù)據(jù)通道模塊用于對數(shù)據(jù)進行整形，整形后的數(shù)據(jù)通過HP接口和若干UFS存儲芯片進行數(shù)據(jù)的交互，寫通道ddr控制器模塊和讀通道ddr控制器模塊分別用于執(zhí)行寫操作和讀操作。

進一步的，所述寫通道ddr控制器模塊和讀通道ddr控制器模塊內(nèi)部都由XilinxDDR4IP核和IP核控制邏輯組成，IP核控制邏輯通過AXI總線接口與Xilinx DDR4IP核通信。

進一步的，該系統(tǒng)還包括多個內(nèi)存顆粒。

作為優(yōu)選，所述的多個內(nèi)存顆粒為多個DDR4內(nèi)存顆粒。

進一步的，所述多個DDR4內(nèi)存顆粒通過HP接口與Xilinx DDR4IP核連接。

作為優(yōu)選，所述UFS存儲芯片以1xN的陣列形式排列，N為大于等于2小于等于8的整數(shù)，且UFS存儲芯片符合UFS2.1協(xié)議。

一種基于FPGA控制的UFS存儲陣列數(shù)據(jù)傳輸方法，用usb type c接口連接上位機，接收上位機傳輸讀寫擦命令；