[發(fā)明專(zhuān)利]一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)及數(shù)據(jù)傳輸方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201910366882.6
• 申請(qǐng)日: 2019-05-05
• 公開(kāi)（公告）號(hào): CN110069443B
• 公開(kāi)（公告）日: 2023-02-03
• 發(fā)明（設(shè)計(jì)）人: 趙鑫鑫;姜?jiǎng)P;李朋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 山東浪潮人工智能研究院有限公司
• 主分類(lèi)號(hào): G06F15/78
• 分類(lèi)號(hào): G06F15/78;G06F13/12;G06F13/16
• 代理公司: 濟(jì)南信達(dá)專(zhuān)利事務(wù)所有限公司 37100
• 代理人: 姜明

1.一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)，其特征在于，

該系統(tǒng)由usb type c接口、若干UFS存儲(chǔ)芯片和FPGA組成，F(xiàn)PGA上設(shè)置有雷電3slave模塊、雷電3master模塊、MicroBlaze軟核模塊、地址映射模塊、數(shù)據(jù)通道模塊、寫(xiě)通道ddr控制器模塊和讀通道ddr控制器模塊；

usb type c接口用于連接上位機(jī)，上位機(jī)將數(shù)據(jù)的讀寫(xiě)擦命令通過(guò)GHT接口傳送給雷電3slave模塊，雷電3slave模塊用于將接收到的命令傳送給MicroBlaze軟核模塊，MicroBlaze軟核模塊用于將上位機(jī)發(fā)送的命令轉(zhuǎn)換成自定義指令后下發(fā)給地址映射模塊，同時(shí)也完成將FPGA側(cè)的工作狀態(tài)反饋給上位機(jī)的任務(wù)；

地址映射模塊用于接收MicroBlaze軟核模塊下發(fā)的命令，完成指令中陣列地址到底層各UFS存儲(chǔ)芯片邏輯block地址的映射，之后地址映射模塊將命令傳送給數(shù)據(jù)通道模塊；數(shù)據(jù)通道模塊用于對(duì)數(shù)據(jù)進(jìn)行整形，整形后的數(shù)據(jù)通過(guò)HP接口和若干UFS存儲(chǔ)芯片進(jìn)行數(shù)據(jù)的交互，寫(xiě)通道ddr控制器模塊和讀通道ddr控制器模塊分別用于執(zhí)行寫(xiě)操作和讀操作。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)，其特征在于所述寫(xiě)通道ddr控制器模塊和讀通道ddr控制器模塊內(nèi)部都由Xilinx DDR4 IP核和IP核控制邏輯組成，IP核控制邏輯通過(guò)AXI總線(xiàn)接口與Xilinx DDR4 IP核通信。

3.根據(jù)權(quán)利要求2所述的一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)，其特征在于該系統(tǒng)還包括多個(gè)內(nèi)存顆粒。

4.根據(jù)權(quán)利要求3所述的一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)，其特征在于所述的多個(gè)內(nèi)存顆粒為多個(gè)DDR4內(nèi)存顆粒。

5.根據(jù)權(quán)利要求4所述的一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)，其特征在于所述多個(gè)DDR4內(nèi)存顆粒通過(guò)HP接口與Xilinx DDR4IP核連接。

6.根據(jù)權(quán)利要求5所述的一種基于FPGA控制的UFS存儲(chǔ)陣列系統(tǒng)，其特征在于所述UFS存儲(chǔ)芯片以1xN的陣列形式排列，N為大于等于2小于等于8的整數(shù)，且UFS存儲(chǔ)芯片符合UFS2.1協(xié)議。