[發明專利]集成化的仿真系統

在審

• 申請號: 201910366068.4
• 申請日: 2019-05-05
• 公開（公告）號: CN109948306A
• 公開（公告）日: 2019-06-28
• 發明（設計）人: 沈佑良
• 申請（專利權）人: 無錫矽杰微電子有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 殷紅梅;屠志力

本發明提供一種集成化的仿真系統，包括計算機、FPGA數字線路模塊、多個仿真模擬模塊、芯片程序存儲器、用戶仿真程序存儲器、用戶測試端口；所述計算機連接FPGA數字線路模塊，FPGA數字線路模塊分別連接芯片程序存儲器、用戶仿真程序存儲器、用戶測試端口；各仿真模擬模塊流片于一個芯片中，并分別與FPGA數字線路模塊連接；所述FPGA數字線路模塊用于實現仿真芯片的數字邏輯電路；所述多個仿真模擬模塊用于實現仿真芯片的模擬部分電路。對于多顆實際芯片的仿真，本發明僅需要使用一套該仿真系統即可實現，無需多次流片，降低了流片成本和風險。

技術領域

本發明涉及芯片仿真技術領域，尤其是一種集成化的仿真系統。

背景技術

傳統的基于仿真芯片的仿真系統，一顆仿真芯片即對應仿真一顆實際芯片，多顆實際芯片即需要多顆仿真芯片來進行仿真，這不僅需要非常昂貴的流片費用，還需要很長的流片周期，設計公司還需要承擔一定的流片風險，不利于對芯片的快速推廣。

發明內容

本發明的目的在于克服現有技術中存在的不足，提供一種集成化的仿真系統，對于多顆實際芯片的仿真，僅需要使用一套該仿真系統即可實現，無需多次流片，降低了流片成本和風險。本發明采用的技術方案是：

一種集成化的仿真系統，包括計算機、FPGA數字線路模塊、多個仿真模擬模塊、芯片程序存儲器、用戶仿真程序存儲器、用戶測試端口；

所述計算機連接FPGA數字線路模塊，FPGA數字線路模塊分別連接芯片程序存儲器、用戶仿真程序存儲器、用戶測試端口；各仿真模擬模塊流片于一個芯片中，并分別與FPGA數字線路模塊連接；

所述FPGA數字線路模塊用于實現仿真芯片的數字邏輯電路；所述多個仿真模擬模塊用于實現仿真芯片的模擬部分電路。

進一步地，所述多個仿真模擬模塊包括GPIO仿真模塊、LVD復位仿真模塊、外置晶振仿真模塊、比較器仿真模塊、ADC仿真模塊和EEPROM仿真模塊。

進一步地，所述芯片程序存儲器中用于存儲實現仿真芯片邏輯線路的芯片線路程序。

進一步地，所述用戶仿真程序存儲器中用于存儲實現仿真芯片功能的用戶仿真程序。

進一步地，芯片程序存儲器采用掉電可記憶存儲器。

進一步地，用戶仿真程序存儲器采用掉電易失性存儲器。

進一步地，仿真實際芯片時，從計算機將實際芯片的線路程序下載至芯片程序存儲器，通過FPGA數字線路模塊實現仿真芯片內部邏輯連接，從用戶測試端口輸出仿真結果；

仿真芯片包括仿真系統中的FPGA數字線路模塊、多個仿真模擬模塊、芯片程序存儲器、用戶仿真程序存儲器。

本發明的優點在于：

1）相較于單純的基于FPGA的仿真系統，本發明提出的仿真系統將仿真模擬模塊流片后，可以仿真FPGA無法仿真的電路功能，且具有更準確的仿真結果。

2）對于多顆實際芯片的仿真，此仿真系統無需多次流片，大大降低流片成本和風險，且使用更為便捷。

附圖說明

圖1為本發明的結構組成示意圖。

具體實施方式

下面結合具體附圖和實施例對本發明作進一步說明。

如圖1所示，本發明提出的一種集成化的仿真系統，包括計算機1、FPGA數字線路模塊2、多個仿真模擬模塊3、芯片程序存儲器4、用戶仿真程序存儲器5、用戶測試端口6；