[發明專利]應變層的形成方法、半導體器件及其制造方法

有效

• 申請號: 201910361533.5
• 申請日: 2019-04-30
• 公開（公告）號: CN110021598B
• 公開（公告）日: 2021-04-27
• 發明（設計）人: 余自強
• 申請（專利權）人: 上海新微技術研發中心有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L29/78;H01L29/06
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

1.一種用于CFET的應變層的形成方法，其特征在于，包括：

提供襯底；

在所述襯底的部分區域形成交替外延生長的第二疊層結構，所述第二疊層結構至少包括三層；

蝕刻掉位于所述第二疊層結構的中間層中的至少一層，形成層間間隙；

形成應變層，所述應變層充滿所述層間間隙，

其中，所述第二疊層結構中位于應變層的上層用于形成第二源區和/或漏區，所述第二疊層結構中位于應變層的下層用于形成第一源區和/或漏區。

2.根據權利要求1所述的形成方法，其特征在于，所述蝕刻第二疊層結構的方法包括：原子層刻蝕方法。

3.根據權利要求1所述的形成方法，其特征在于，所述形成應變層的方法包括：原子層淀積法。

4.根據權利要求1所述的形成方法，其特征在于，所述應變層的材料包括：氧化物。

5.一種半導體器件的制造方法，其特征在于，形成應變層的步驟包括：

在半導體襯底上的部分區域形成交替外延生長的第二疊層結構，所述第二疊層結構至少包括三層；

蝕刻掉位于所述第二疊層結構的中間層中的至少一層，形成層間間隙；

形成應變層，所述應變層充滿所述層間間隙，

其中，所述第二疊層結構中位于應變層的上層用于形成第二源區和/或漏區，所述第二疊層結構中位于應變層的下層用于形成第一源區和/或漏區。

6.根據權利要求5所述的制造方法，其特征在于，蝕刻掉位于所述第二疊層結構的中間層中的至少一層，形成層間間隙的方法包括：原子層刻蝕方法。

7.根據權利要求5所述的制造方法，其特征在于，所述形成應變層的方法包括：原子層淀積法。

8.根據權利要求5所述的制造方法，其特征在于，所述應變層的材料包括：氧化物。

9.根據權利要求5所述的制造方法，其特征在于，所述形成應變層的步驟之后還包括：

在所述第二疊層結構中的所述應變層上形成第二源區和/或漏區。

10.根據權利要求9所述的制造方法，其特征在于，所述形成第二源區和/或漏區的步驟包括：

蝕刻所述第二疊層結構中的所述應變層上的至少一層的部分或者全部；

形成外延生長的半導體層；

其中，所述外延生長的半導體層用于形成第二源區和/或漏區，所述第二源區和/或漏區位于所述應變層的表面，以獲得所需的應力。

11.根據權利要求5所述的制造方法，其特征在于，在形成第二疊層結構和蝕刻所述第二疊層結構的中間層中的至少一層的步驟之間，還包括：

在所述半導體器件表面沉積氧化物；

對所述氧化物進行蝕刻，使其表面與所述第二疊層結構中離襯底最近的一層的表面平齊，

其中，所述第二疊層結構中離襯底最近的一層，用于形成第一源區和/或漏區。

12.根據權利要求5所述的制造方法，其特征在于，形成第二疊層結構的步驟之前，還包括：

形成用于外延生長第二疊層結構的所述襯底上的部分區域。

13.根據權利要求5或12所述的制造方法，其特征在于，形成用于外延生長第二疊層結構的所述襯底上的部分區域的步驟包括：

在襯底上形成交替外延生長的第一疊層結構；

在所述第一疊層結構中生成半導體鰭片和淺溝道隔離區域；

形成與所述半導體鰭片相交的柵極導體和柵極電介質；

在所述柵極導體的頂部表面和側面形成柵極側墻；

去除部分所述第一疊層結構，形成源漏區域；

其中，所述源漏區域為所述用于生長第二疊層結構的所述襯底上的部分區域，所述源漏區域暴露所述襯底。