[發明專利]一種APUF電路結構

有效

• 申請號: 201910360101.2
• 申請日: 2019-04-30
• 公開（公告）號: CN110048858B
• 公開（公告）日: 2021-11-30
• 發明（設計）人: 李冰;文靜;劉勇;董乾;張林;沈克強;王剛;趙霞
• 申請（專利權）人: 東南大學
• 主分類號: H04L9/32
• 分類號: H04L9/32
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 熊玉瑋

本發明提出一種APUF電路結構，涉及信息安全技術領域。APUF電路包括：信號延時抵消模塊、上延時模塊、下延時模塊、上仲裁選擇模塊、下仲裁選擇模塊及最終仲裁器。上、下延時模塊采用類DAPUF電路，分別由4條信號鏈路組成，其中任意兩條信號鏈路經仲裁選擇模塊后獲取最快和最慢的延時鏈路。將上延時模塊的最快延時鏈路和下延時模塊的最慢延時鏈路，或上延時模塊的最慢延時鏈路和下延時模塊的最快延時鏈路，經過最終仲裁后獲得最終響應輸出。每條信號鏈路中，上升沿信號傳輸路徑由激勵信號決定。APUF電路結構，減少資源消耗量，提高APUF電路結構的唯一性、隨機性和可靠性。

技術領域

本發明涉及信息安全技術領域，具體涉及一種APUF電路結構。

背景技術

近年來，隨著物聯網以及射頻識別技術的迅速發展，嵌入式系統已經廣泛應用于人們生活中的各種場合，從醫療器械、汽車制造到航空電子以及工業互聯網，這些嵌入式設備的安全性，隱私性已經成為人們極為關注問題。然而這些系統不具有抵抗硬件攻擊的能力，很容易被提取身份認證信息，從而被復制替代。傳統的方式是利用一些加密協議來保護嵌入式系統的安全性，這種安全性主要是基于EEPROM，Flash等非易失性寄存器(Non-volatile Memory，NVM)進行安全認證與密鑰存儲。然而，基于NVM的存儲機制需要在集成電路制造過程中加入浮柵晶體管工藝，增加制造成本。同時，NVM存儲機制易受侵入式攻擊等多種物理攻擊的威脅。這將會導致大量的信息泄露，信息安全受到威脅。同時大多數情況下傳統電子器件都存在計算能力差，資源受限的問題，所以，在這種背景下，物理不可克隆函數(Physical Unclonable Function，PUF)的概念被提出來用于抵抗硬件攻擊。

PUF是基于硬件部件生產工藝中的細微偏差而設計。這些制造差異很容易被提取出來，但是很難去復制。PUF可以看成是一個物理函數。當給定一個已知激勵，這個函數將會產生一個對應唯一的響應。這個響應同時取決于PUF所在物理單元的納米級結構。這些物理制造差異是唯一的，可以被提取出來用作身份認證，同時也可以用作加密協議中的密鑰生成等領域。PUF一般被分為“強PUF”(Strong PUF)與“弱PUF”(Weak PUF)兩類：強PUF具有指數級的激勵響應對(Challenge Response Pairs，CRPs)，主要用于安全認證；弱PUF的響應輸出數量與電路規模呈正比，主要用于密鑰、ID等關鍵信息存儲。本發明所設計的一種高安全性APUF(Arbiter PUF)電路結構是一種“強PUF”，具有較大的激勵響應空間。

目前，APUF作為主要被研究的“強PUF”，提高其唯一性是研究重點，但是各類提高唯一性的技術方案在資源消耗、可靠性、隨機性上還有較多需要改進的地方。

發明內容

為解決現有技術中存在的問題，本發明提出一種的APUF電路結構，相比標準APUF電路結構和傳統DAPUF電路結構，在減少資源消耗量的基礎上同時提高APUF電路結構的唯一性、隨機性和可靠性。

為解決上述技術問題，本發明提出如下技術方案：

本發明提出的一種APUF電路結構是FPGA(Field-Programmable Gate Array)上實現。APUF電路結構，包括：信號延時抵消模塊、上延時模塊、下延時模塊、上仲裁選擇模塊、下仲裁選擇模塊以及最終仲裁器。

其中，信號延時抵消模塊由3個LUT(Look-Up-Table)組成，上延時模塊和所述下延時模塊均采用類DAPUF(Double APUF)電路，上延時模塊包含第一信號鏈路、第二信號鏈路、第三信號鏈路和第四信號鏈路這4條并行的信號鏈路，下延時模塊包含第五信號鏈路、第六信號鏈路、第七信號鏈路和第八信號鏈路這4條并行的信號鏈路。