[發明專利]半導體結構及其形成方法

有效

• 申請號: 201910356555.2
• 申請日: 2019-04-29
• 公開（公告）號: CN111863711B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 金吉松
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8234;H01L27/088;H01L29/78
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種半導體結構及其形成方法，形成方法包括：提供基底，基底上形成有柵極結構，柵極結構兩側的基底內形成有源漏摻雜層，柵極結構露出的基底上形成有初始介質層，初始介質層覆蓋柵極結構頂部，源漏摻雜層頂部的初始介質層內形成有與源漏摻雜層電連接的源漏接觸孔插塞；去除部分厚度初始介質層，形成介質層，露出源漏接觸孔插塞的部分側壁；至少在介質層露出的源漏接觸孔插塞側壁上形成刻蝕停止層；以相鄰源漏接觸孔插塞側壁上的刻蝕停止層為橫向停止位置，刻蝕柵極結構頂部的介質層，形成露出柵極結構頂部的柵極接觸孔；在柵極接觸孔內形成與柵極結構電連接的柵極接觸孔插塞。本發明實施例有利于增大形成有源柵極接觸孔插塞的工藝窗口。

技術領域

本發明實施例涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著集成電路制造技術的不斷發展，人們對集成電路的集成度和性能的要求變得越來越高。為了提高集成度，降低成本，元器件的關鍵尺寸不斷變小，集成電路內部的電路密度越來越大，這種發展使得晶圓表面無法提供足夠的面積來制作所需要的互連線。

為了滿足關鍵尺寸縮小過后的互連線所需，目前不同金屬層或者金屬層與基底的導通是通過互連結構實現的。互連結構包括互連線和形成于接觸開口內的接觸孔插塞。接觸孔插塞與半導體器件相連接，互連線實現接觸孔插塞之間的連接，從而構成電路。

晶體管結構內的接觸孔插塞包括位于柵極結構表面的柵極接觸孔插塞，用于實現柵極結構與外部電路的連接，還包括位于源漏摻雜層表面的源漏接觸孔插塞，用于實現源漏摻雜層與外部電路的連接。

目前，為實現晶體管面積的進一步縮小，引入了有源柵極接觸孔插塞(ContactOver?Active?Gate，COAG)工藝。與傳統的柵極接觸孔插塞位于隔離區域的柵極結構上方相比，COAG工藝能夠把柵極接觸孔插塞做到有源區(Active?Area，AA)的柵極結構上方，從而進一步節省芯片的面積。

發明內容

本發明實施例解決的問題是提供一種半導體結構及其形成方法，增大形成COAG的工藝窗口。

為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，所述基底上形成有柵極結構，所述柵極結構兩側的基底內形成有源漏摻雜層，所述柵極結構露出的基底上形成有初始介質層，所述初始介質層覆蓋所述柵極結構頂部，所述源漏摻雜層頂部的初始介質層內形成有源漏接觸孔插塞，所述源漏接觸孔插塞與所述源漏摻雜層電連接；去除部分厚度的所述初始介質層，形成介質層，露出所述源漏接觸孔插塞的部分側壁；至少在所述介質層所露出的源漏接觸孔插塞的側壁上形成刻蝕停止層；以相鄰所述源漏接觸孔插塞側壁上的刻蝕停止層為側向刻蝕停止位置，刻蝕所述柵極結構頂部的介質層，形成露出所述柵極結構頂部的柵極接觸孔；在所述柵極接觸孔內形成柵極接觸孔插塞，所述柵極接觸孔插塞與所述柵極結構電連接。

相應的，本發明實施例還提供一種半導體結構，包括：基底；柵極結構，位于所述基底上；源漏摻雜層，位于所述柵極結構兩側的基底內；介質層，位于所述柵極結構露出的基底上，所述介質層覆蓋所述柵極結構頂部；源漏接觸孔插塞，位于所述源漏摻雜層頂部的所述介質層內，所述源漏接觸孔插塞和所述源漏摻雜層電連接，且所述源漏接觸孔插塞頂部高于所述介質層頂部；刻蝕停止層，至少位于所述介質層所露出的源漏接觸孔插塞的側壁上；柵極接觸孔，位于相鄰所述源漏接觸孔插塞側壁上的刻蝕停止層之間的介質層內，所述柵極接觸孔露出所述柵極結構頂部。

與現有技術相比，本發明實施例的技術方案具有以下優點：