[發明專利]半導體結構及其形成方法

有效

• 申請號: 201910356555.2
• 申請日: 2019-04-29
• 公開（公告）號: CN111863711B
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 金吉松
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8234;H01L27/088;H01L29/78
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

1.一種半導體結構的形成方法，其特征在于，包括：

提供基底，所述基底上形成有柵極結構，所述柵極結構兩側的基底內形成有源漏摻雜層，所述柵極結構露出的基底上形成有初始介質層，所述初始介質層覆蓋所述柵極結構頂部，所述源漏摻雜層頂部的初始介質層內形成有源漏接觸孔插塞，所述源漏接觸孔插塞與所述源漏摻雜層電連接；

去除部分厚度的所述初始介質層，形成介質層，露出所述源漏接觸孔插塞的部分側壁；

至少在所述介質層所露出的源漏接觸孔插塞的側壁上形成刻蝕停止層；

以相鄰所述源漏接觸孔插塞側壁上的刻蝕停止層為側向刻蝕停止位置，刻蝕所述柵極結構頂部的介質層，形成露出所述柵極結構頂部的柵極接觸孔；

在所述柵極接觸孔內形成柵極接觸孔插塞，所述柵極接觸孔插塞與所述柵極結構電連接。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述刻蝕停止層的步驟中，所述刻蝕停止層保形覆蓋所述介質層所露出的源漏接觸孔插塞的頂部和側壁、以及所述介質層的頂部。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，形成所述柵極接觸孔插塞的步驟包括：形成填充所述柵極接觸孔的導電材料層，所述導電材料層還覆蓋所述源漏接觸孔插塞和介質層頂部的刻蝕停止層；以所述介質層頂部的刻蝕停止層頂面為停止位置，對所述導電材料層進行第一平坦化處理。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，形成所述柵極接觸孔插塞的步驟還包括：進行所述第一平坦化處理后，以所述介質層頂面為停止位置，對所述導電材料層和刻蝕停止層進行第二平坦化處理。

5.如權利要求3所述的半導體結構的形成方法，其特征在于，采用化學機械研磨工藝進行所述第一平坦化處理。

6.如權利要求4所述的半導體結構的形成方法，其特征在于，采用化學機械研磨工藝進行所述第二平坦化處理。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述介質層的步驟中，所述介質層頂部至所述源漏接觸孔插塞頂部的距離為50埃米至300埃米。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述刻蝕停止層的步驟中，所述刻蝕停止層的厚度為50埃米至300埃米。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述柵極接觸孔的步驟包括：形成覆蓋所述刻蝕停止層的掩膜層；圖形化所述掩膜層，在所述掩膜層中形成掩膜開口；以所述掩膜層為掩膜，以相鄰所述源漏接觸孔插塞側壁上的刻蝕停止層為側向刻蝕停止位置，刻蝕所述掩膜開口露出的所述介質層，形成所述柵極接觸孔；

形成所述柵極接觸孔后，還包括：去除所述掩膜層。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極結構頂部還形成有自對準停止層；

形成所述柵極接觸孔的步驟還包括：刻蝕所述柵極結構頂部的介質層后，刻蝕所述自對準停止層；

刻蝕所述自對準停止層的步驟中，所述自對準停止層的材料與所述刻蝕停止層材料的刻蝕選擇比大于或等于5：1。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，所述刻蝕停止層的材料為氮化硅或碳化硅。

12.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述刻蝕停止層的工藝包括原子層沉積工藝。

13.如權利要求1所述的半導體結構的形成方法，其特征在于，采用干法刻蝕工藝去除部分厚度的所述初始介質層。