[發明專利]半導體結構及其制造方法

有效

• 申請號: 201910349745.1
• 申請日: 2019-04-28
• 公開（公告）號: CN111384013B
• 公開（公告）日: 2021-09-21
• 發明（設計）人: 林智清
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本公開提供一種半導體結構及其制造方法。該半導體結構包括：一基底、多個金屬柱、多個金屬突起、一蓋層和一鈍化層。該金屬柱經設置在該基底的上方。該金屬突起從該金屬柱的一上表面延伸而出。該蓋層設置在該金屬突起的上方。該鈍化層設置在該金屬突起和該蓋層的一側壁的上方。

相關申請的交叉引用

本公開主張2018/12/27申請的美國臨時申請案第62/785,387號及2019/02/14申請的美國正式申請案第16/275,921號的優先權及益處，該美國臨時申請案及該美國正式申請案的內容以全文引用的方式并入本文中。

技術領域

本公開涉及一種半導體結構及其制造方法,特別涉及半導體基底上方具有高縱深比(high-aspect ratio)的金屬互連結構和制造方法。

背景技術

半導體元件和集成電路變的更加高度積集。因此，許多研究正在進行以改善這些元件和電路的特性，并且實現所期望的工藝余量(margin)。因此，做為在晶圓上形成圖案的光學微影工藝是在微影的過程中一個重要的部分。

通常，圖案化互連層，然后蝕刻互連層以形成導線。然而，在蝕刻過程完成時，在金屬層和抗反射涂層的界面處可觀察到底切(undercut)，這可能在隨后填充金屬層間電介質的期間，或者在最壞的情況下，在隨后形成鋁層的期間產生空隙，因此造成半導體元件產量的降低。

上文的“現有技術”說明僅提供背景技術，并未承認上文的“現有技術”說明披露本公開的標的，不構成本公開的現有技術，且上文的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開提供一種半導體結構，包括：一基底、多個金屬柱、多個金屬突起、一蓋層和一鈍化層。該金屬柱設置在該基底的上方。該金屬突起從該金屬柱的一上表面延伸而出。該蓋層設置在該金屬突起的上方。該鈍化層設置在該金屬突起和該蓋層的一側壁的上方

在一些實施例中，該金屬突起的該側壁與該金屬柱的該側壁不連續。

在一些實施例中，該金屬突起的一寬度實質上小于該金屬柱的一寬度。

在一些實施例中，該金屬柱的一側壁和一底壁之間的一夾角在80度和90度的范圍內。

在一些實施例中，該半導體結構還包括夾在該金屬突起和該蓋層之間的一抗反射涂層。

在一些實施例中，該金屬突起的一高度實質上大于該抗反射涂層的一高度的兩倍。

在一些實施例中，該半導體結構還包括：一絕緣層和一阻擋層；該絕緣層將該金屬柱與該基底分開，該阻擋層夾在該絕緣層和該金屬柱之間。

在一些實施例中，該鈍化層包括至少一個第一層和至少一個第二層，該第一層和該第二層交錯布置。

在一些實施例中，該金屬柱和金屬突起是一體形成。

在一些實施例中，該鈍化層的一外圍與該金屬柱的該側壁連續。

本公開另提供一種半導體結構的制造方法，包括：提供一基底；沉積一金屬層和一蓋層在該基底的上方；圖案化該蓋層以形成多個溝槽及一剩余金屬層，其中該多個溝槽穿過該蓋層和該金屬層，該剩余金屬層包括一基部和連接到該基部的多個金屬突起；沉積一鈍化層在該蓋層的一側壁和該金屬金屬突起的上方；以及通過該溝槽蝕刻該基部，以在相應的該金屬突起的下方形成多個金屬柱。

在一些實施例中，該鈍化層在該蓋層的該側壁和該金屬突起的上方的沉積包括：在該蓋層的一頂表面、該蓋層的該側壁和該突起及該基部的一上表面上沉積該鈍化層；以及執行一蝕刻工藝以去除該頂表面和該上表面上方的該鈍化層。

在一些實施例中，該基部的該上表面與該金屬突起的該側壁之間的一夾角實質上等于90度。