[發(fā)明專利]半導體裝置及其制造方法

在審

• 申請?zhí)枺?/td>: 201910348457.4
• 申請日: 2019-04-28
• 公開（公告）號: CN110429082A
• 公開（公告）日: 2019-11-08
• 發(fā)明（設計）人: 藤田直樹;中村弘幸
• 申請（專利權(quán)）人: 瑞薩電子株式會社
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝

1.一種半導體裝置，包括：

具有第一側(cè)的芯片安裝部分；

安裝在所述芯片安裝部分上的半導體芯片；和

多個引線，布置成彼此面對，與所述芯片安裝部分的第一側(cè)分離，

其中所述多個引線包括柵極引線和第一引線，并且所述半導體芯片形成有功率晶體管、緩沖電容器，并且所述功率晶體管具有電連接到所述柵極引線的柵極電極、電連接到所述第一引線的第一區(qū)域和電連接到所述芯片安裝部分的第二區(qū)域，

其中所述緩沖電容器具有電連接到所述第一區(qū)域的第一電容器電極、布置成面對所述第一電容器電極且與所述第一電容器電極間隔開的第二電容器電極，并且緩沖電容器焊盤形成在所述半導體芯片的與所述緩沖電容器的所述第二電容器電極電連接的表面上。

2.根據(jù)權(quán)利要求1所述的半導體裝置，

其中電連接到所述功率晶體管的所述第二區(qū)域的第二焊盤形成在所述半導體芯片的表面上，并且所述緩沖電容器焊盤和所述第二焊盤通過連接構(gòu)件連接。

3.根據(jù)權(quán)利要求2所述的半導體裝置，

其中所述連接構(gòu)件是導線。

4.根據(jù)權(quán)利要求2所述的半導體裝置，

其中所述連接構(gòu)件是夾子。

5.根據(jù)權(quán)利要求2所述的半導體裝置，

其中所述連接構(gòu)件是導電粘合劑。

6.根據(jù)權(quán)利要求1所述的半導體裝置，

其中所述緩沖電容器焊盤和所述芯片安裝部分通過導線連接。

7.根據(jù)權(quán)利要求2所述的半導體裝置，

其中所述半導體芯片具有設置為面向所述芯片安裝部分的所述第一側(cè)的第一芯片側(cè)、位于所述第一芯片側(cè)的相對側(cè)上的第二芯片側(cè)、與所述第一芯片側(cè)和所述第二芯片側(cè)交叉的第三芯片側(cè)、以及與所述第一芯片側(cè)和所述第二芯片側(cè)交叉并位于所述第三芯片側(cè)的相對側(cè)上的第四芯片側(cè)。

8.根據(jù)權(quán)利要求7所述的半導體裝置，

其中電連接到所述功率晶體管的所述柵極電極的柵極焊盤形成在所述半導體芯片的表面上，并且所述柵極焊盤、所述緩沖電容器焊盤和所述第二焊盤沿所述第一芯片側(cè)布置。

9.根據(jù)權(quán)利要求7所述的半導體裝置，

其中電連接到所述功率晶體管的所述柵極電極的柵極焊盤形成在所述半導體芯片的表面上，并且所述柵極焊盤、所述緩沖電容器焊盤和所述第二焊盤沿所述第三芯片側(cè)布置。

10.根據(jù)權(quán)利要求7所述的半導體裝置，

其中電連接到所述功率晶體管的所述柵極電極的柵極焊盤形成在所述半導體芯片的表面上，所述柵極焊盤設置為靠近所述第一芯片側(cè)和所述第三芯片側(cè)的交叉點，所述柵極焊盤和所述緩沖電容器焊盤沿所述第一芯片側(cè)布置，并且所述柵極焊盤和所述第二焊盤沿所述第三芯片側(cè)布置。

11.根據(jù)權(quán)利要求7所述的半導體裝置，

其中電連接到所述功率晶體管的所述柵極電極的柵極焊盤形成在所述半導體芯片的表面上，所述柵極焊盤設置成靠近所述第一芯片側(cè)和所述第三芯片側(cè)的交叉點，所述柵極焊盤和所述緩沖電容器焊盤沿所述第三芯片側(cè)布置，并且所述柵極焊盤和所述第二焊盤沿所述第一芯片側(cè)布置。

12.根據(jù)權(quán)利要求7所述的半導體裝置，

其中電連接到所述功率晶體管的所述柵極電極的柵極焊盤形成在所述半導體芯片的表面上，所述柵極焊盤被設置成靠近所述第一芯片側(cè)和所述第三芯片側(cè)的交叉點，并且所述緩沖電容器焊盤被設置成靠近所述第二芯片側(cè)和所述第四芯片側(cè)的交叉點。