[發(fā)明專利]一種半導(dǎo)體結(jié)構(gòu)及其制備方法

在審

• 申請?zhí)枺?/td>: 201910344627.1
• 申請日: 2019-04-26
• 公開（公告）號: CN111863755A
• 公開（公告）日: 2020-10-30
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L23/482
• 分類號: H01L23/482;H01L21/768
• 代理公司: 上海晨皓知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31260
• 代理人: 成麗杰

本發(fā)明實施例涉及晶片封裝技術(shù)領(lǐng)域，公開了一種半導(dǎo)體結(jié)構(gòu)及其制備方法。本發(fā)明中，半導(dǎo)體結(jié)構(gòu)包括：包含有電連接層的基底，設(shè)置在所述基底上的導(dǎo)電墊，所述導(dǎo)電墊與所述電連接層電性連接，所述導(dǎo)電墊內(nèi)設(shè)置有溝槽，所述溝槽將所述導(dǎo)電墊分隔為用于測試的第一區(qū)域、以及用于電連接的第二區(qū)域。本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)的制備方法。本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)及其制備方法，能夠提高芯片的良率與穩(wěn)定性。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及晶片封裝技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法。

背景技術(shù)

在半導(dǎo)體工藝的集成度提高及尺寸縮小的情況下，其工藝的復(fù)雜度及困難度也越來越高，為了提高芯片的良率與穩(wěn)定性，在芯片(die)制作完成后，通常需要利用探針(testprobe)來對芯片上的導(dǎo)電墊來進行測試(probing)步驟，并且導(dǎo)電墊會被接觸多次。首先，進行測試的探針會以高速施加適當?shù)牧α坑谛酒膶?dǎo)電墊上，確保探針碰觸到導(dǎo)電墊，然后再進行電性測試。為了確保探針有實際碰觸到導(dǎo)電墊，探針會多次與導(dǎo)電墊進行接觸，最終于導(dǎo)電墊的表面形成破壞性的損壞。例如，就存儲器產(chǎn)品而言，為了提更產(chǎn)品的成品率，通常會預(yù)留多個備用電路單元(redundant cell)，以便進行修復(fù)之用。在存儲器初步完成時，會先經(jīng)由探針測試，檢測出壞的或是較差的電路單元，將這些壞的或是較差的電路單元進行激光修復(fù)(laser repair)，使其連至預(yù)留的備用電路單元，然后再進行探針電性測試。如此，存儲器便會經(jīng)過一次以上的探針電性測試，導(dǎo)致導(dǎo)電墊產(chǎn)生刮傷與微塵問題。

發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問題：在進行完探針電性測試后，接著會進行凸塊(bumping)工藝或引線鍵合(wire bonding)工藝，以于導(dǎo)電墊表面形成凸塊或?qū)Ь€來連接基板上的其他元件。在探針電性測試階段導(dǎo)致的導(dǎo)電墊刮傷與微塵問題，將會導(dǎo)致后續(xù)進行引線鍵合或凸塊工藝時所形成的凸塊或?qū)Ь€品質(zhì)不佳，芯片的良率與穩(wěn)定性不高。

發(fā)明內(nèi)容

本發(fā)明實施方式的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其制備方法，能夠提高芯片的良率與穩(wěn)定性。

為解決上述技術(shù)問題，本發(fā)明的實施方式提供了一種半導(dǎo)體結(jié)構(gòu)，包括：包含有電連接層的基底，設(shè)置在所述基底上的導(dǎo)電墊，所述導(dǎo)電墊與所述電連接層電性連接，所述導(dǎo)電墊內(nèi)設(shè)置有溝槽，所述溝槽將所述導(dǎo)電墊分隔為用于測試的第一區(qū)域、以及用于電連接的第二區(qū)域。

本發(fā)明的實施方式還提供了一種半導(dǎo)體結(jié)構(gòu)的制備方法，包括：提供包含有至少一層電連接層的基底；在所述基底上形成與所述電連接層電性連接的導(dǎo)電墊，其中，所述導(dǎo)電墊內(nèi)設(shè)置有溝槽，所述溝槽將所述導(dǎo)電墊分隔為用于測試的第一區(qū)域、以及用于電連接的第二區(qū)域。

本發(fā)明實施方式相對于現(xiàn)有技術(shù)而言，由于在導(dǎo)電墊內(nèi)設(shè)置有溝槽，所述溝槽將所述導(dǎo)電墊分隔為用于測試的第一區(qū)域、以及用于電連接的第二區(qū)域，從而，在實際應(yīng)用過程中，探針只能在第一區(qū)域進行探測，探針一旦試圖進入第二區(qū)域就會落入溝槽底部、從而停止運動，即，所述溝槽能夠阻擋所述探針進入所述第二區(qū)域，進而保證了用于電連接的第二區(qū)域不會被探針破壞，避免了后續(xù)進行引線鍵合或凸塊工藝時所形成的凸塊或?qū)Ь€品質(zhì)不佳的問題，提高了芯片的良率與穩(wěn)定性。

另外，所述基底內(nèi)設(shè)置有露出所述電連接層的導(dǎo)通孔，所述導(dǎo)電墊包括位于所述基底表面的導(dǎo)電層、以及位于所述導(dǎo)通孔內(nèi)的連接部，所述導(dǎo)電層經(jīng)由所述連接部與所述電連接層電性連接。

另外，所述溝槽與所述導(dǎo)通孔在所述基底上的正投影至少部分重合。如此設(shè)置，有利于在形成所述導(dǎo)電墊的工藝過程中直接形成所述溝槽，從而簡化了制程，具有成本優(yōu)勢。

另外，所述溝槽貫穿所述導(dǎo)電層和所述連接部。

另外，所述溝槽與所述導(dǎo)通孔在所述基底上的正投影相互間隔設(shè)置。

另外，在垂直于所述基底表面的方向上，所述溝槽的深度小于所述導(dǎo)電層的厚度。