[發(fā)明專利]一種3D NAND Flash

有效

• 申請?zhí)枺?/td>: 201910343544.0
• 申請日: 2019-04-26
• 公開（公告）號: CN110046105B
• 公開（公告）日: 2021-10-22
• 發(fā)明（設計）人: 高帥;侯旭;王頎;霍宗亮;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司 11227
• 代理人: 楊華;王寶筠

本申請公開了一種3D NAND Flash，包括：MCU、總線控制電路、總線和多個寄存器；多個寄存器被預先劃分為至少兩個寄存器組；任意一個寄存器組具有預設的唯一組地址段，任意一個寄存器在該寄存器所屬的寄存器組中，具有預設的唯一局部尋址地址段；任意一個寄存器組通過局部總線與總線控制電路連接；總線控制電路與MCU連接；MCU，用于向總線控制電路發(fā)送第一信號；第一信號包括：至少一個寄存器的地址；總線控制電路，用于在接收到第一信號后，向第一信號中的組地址段指示的寄存器組中的寄存器發(fā)送第二信號；第一信號中組地址段指示的寄存器組中的寄存器，用于響應所接收到的第二信號。通過本申請公開的技術方案，可以減小總線消耗的功耗。

技術領域

本申請涉及電子信息領域，尤其涉及一種3D NAND Flash。

背景技術

Flash為非易失閃存。其中，3D NAND Flash(三維NAND型閃存)屬于非易失閃存中的一種。

目前，3D NAND Flash包括微控制單元(Microcontroller Unit，MCU)、總線和多個寄存器，其中，MCU通過總線與寄存器間通信以實現(xiàn)寄存器對MCU指定的數(shù)據(jù)進行存儲。

但是，3D NAND Flash中總線消耗的功耗較大。

發(fā)明內容

本申請?zhí)峁┝艘环N3D NAND Flash，目的在于解決3D NAND Flash中總線消耗的功耗較大的問題。

為了實現(xiàn)上述目的，本申請?zhí)峁┝艘韵录夹g方案：

本申請?zhí)峁┝艘环N3D NAND Flash，包括：MCU、總線控制電路、總線和多個寄存器；

所述多個寄存器被預先劃分為至少兩個寄存器組；任意一個所述寄存器組具有預設的唯一組地址段，任意一個所述寄存器在該寄存器所屬的寄存器組中，具有預設的唯一局部尋址地址段；

任意一個所述寄存器組通過局部總線與所述總線控制電路連接；所述局部總線為所述總線的一部分；所述總線控制電路與所述MCU連接；

所述MCU，用于向所述總線控制電路發(fā)送第一信號；所述第一信號包括：至少一個所述寄存器的地址，任意一個所述寄存器的地址包括該寄存器所屬的寄存器組的組地址段和該寄存器在所屬寄存器組中的局部尋址地址段；

所述總線控制電路，用于在接收到所述第一信號后，向所述第一信號中的組地址段指示的寄存器組中的寄存器發(fā)送第二信號；發(fā)向任意一個寄存器組的第二信號包括：所述第一信號中屬于該寄存器組的局部尋址地址段；

所述第一信號中組地址段指示的寄存器組中的寄存器，用于響應所接收到的第二信號。

可選的，所述總線控制電路發(fā)向任意一個寄存器組的第二信號僅包括：所述第一信號中屬于該寄存器組的局部尋址地址段。

可選的，所述多個寄存器中的任意一個寄存器在所述3D NAND Flash中具有預設的唯一物理位置；

所述多個寄存器被預先劃分為所述至少兩個寄存器組的劃分原則包括：劃分后的任一寄存器組所包含的各寄存器的物理位置間的距離屬于預設范圍。

可選的，所述劃分原則還包括：劃分后的不同寄存器組所包含的寄存器的數(shù)量間的差值小于預設閾值。

可選的，任意一個寄存器組的組地址段由第一目標位數(shù)的二進制數(shù)表示；所述第一目標位數(shù)為采用所述二進制數(shù)區(qū)分表示所述至少兩個寄存器組時所需的最少位數(shù)。

可選的，對于任意一個寄存器，該寄存器在所屬的寄存器組中的局部尋址地址段由第二目標位數(shù)的二進制數(shù)表示；所述第二目標位數(shù)為采用所述二進制數(shù)區(qū)分表示待分析寄存器組中的寄存器時所需的最少位數(shù)；所述待分析寄存器組為所述至少兩個寄存器組中包含寄存器的數(shù)目最多的寄存器組。