[發(fā)明專利]一種3D NAND Flash

有效

• 申請(qǐng)?zhí)枺?/td>: 201910343544.0
• 申請(qǐng)日: 2019-04-26
• 公開（公告）號(hào): CN110046105B
• 公開（公告）日: 2021-10-22
• 發(fā)明（設(shè)計(jì)）人: 高帥;侯旭;王頎;霍宗亮;葉甜春
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): G06F12/02
• 分類號(hào): G06F12/02
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 楊華;王寶筠

1.一種3D NAND Flash，其特征在于，包括：MCU、總線控制電路、總線和多個(gè)寄存器；

所述多個(gè)寄存器被預(yù)先劃分為至少兩個(gè)寄存器組；任意一個(gè)所述寄存器組具有預(yù)設(shè)的唯一組地址段，任意一個(gè)所述寄存器在該寄存器所屬的寄存器組中，具有預(yù)設(shè)的唯一局部尋址地址段；

任意一個(gè)所述寄存器組通過局部總線與所述總線控制電路連接；所述局部總線為所述總線的一部分；所述總線控制電路與所述MCU連接；

所述MCU，用于向所述總線控制電路發(fā)送第一信號(hào)；所述第一信號(hào)包括：至少一個(gè)所述寄存器的地址，任意一個(gè)所述寄存器的地址包括該寄存器所屬的寄存器組的組地址段和該寄存器在所屬寄存器組中的局部尋址地址段；

所述總線控制電路，用于在接收到所述第一信號(hào)后，向所述第一信號(hào)中的組地址段指示的寄存器組中的寄存器發(fā)送第二信號(hào)；發(fā)向任意一個(gè)寄存器組的第二信號(hào)包括：所述第一信號(hào)中屬于該寄存器組的局部尋址地址段；

所述第一信號(hào)中組地址段指示的寄存器組中的寄存器，用于響應(yīng)所接收到的第二信號(hào)；

其中，所述總線控制電路發(fā)向任意一個(gè)寄存器組的第二信號(hào)僅包括：所述第一信號(hào)中屬于該寄存器組的局部尋址地址段，第二信號(hào)不包括第一信號(hào)中屬于該寄存器所屬的寄存器組的組地址段；

其中，所述多個(gè)寄存器中的任意一個(gè)寄存器在所述3D NAND Flash中具有預(yù)設(shè)的唯一物理位置；

所述多個(gè)寄存器被預(yù)先劃分為所述至少兩個(gè)寄存器組的劃分原則包括：劃分后的任一寄存器組所包含的各寄存器的物理位置間的距離屬于預(yù)設(shè)范圍；

其中，所述劃分原則還包括：劃分后的不同寄存器組所包含的寄存器的數(shù)量間的差值小于預(yù)設(shè)閾值。

2.根據(jù)權(quán)利要求1所述的3D NAND Flash，其特征在于，任意一個(gè)寄存器組的組地址段由第一目標(biāo)位數(shù)的二進(jìn)制數(shù)表示；所述第一目標(biāo)位數(shù)為采用所述二進(jìn)制數(shù)區(qū)分表示所述至少兩個(gè)寄存器組時(shí)所需的最少位數(shù)。

3.根據(jù)權(quán)利要求1所述的3D NAND Flash，其特征在于，對(duì)于任意一個(gè)寄存器，該寄存器在所屬的寄存器組中的局部尋址地址段由第二目標(biāo)位數(shù)的二進(jìn)制數(shù)表示；所述第二目標(biāo)位數(shù)為采用所述二進(jìn)制數(shù)區(qū)分表示待分析寄存器組中的寄存器時(shí)所需的最少位數(shù)；所述待分析寄存器組為所述至少兩個(gè)寄存器組中包含寄存器的數(shù)目最多的寄存器組。

4.根據(jù)權(quán)利要求2所述的3D NAND Flash，其特征在于，所述發(fā)向任意一個(gè)寄存器組的第二信號(hào)還包括：所述第一信號(hào)中存儲(chǔ)地址為屬于該寄存器組的局部尋址地址段的待存儲(chǔ)數(shù)據(jù)；

所述第一信號(hào)中組地址段指示的寄存器組中的寄存器，用于響應(yīng)所接收到的第二信號(hào)，包括：

所述第一信號(hào)中組地址段指示的寄存器組中的任一寄存器，具體用于判斷所接收到的第二信號(hào)包含的局部尋址地址段中，是否存在目標(biāo)局部尋址地址段；所述目標(biāo)局部尋址地址段為與該寄存器在所屬寄存器組中的局部尋址地址段相同的局部尋址地址段；若存在所述目標(biāo)局部尋址地址段，則將所接收到的所述第二信號(hào)中存儲(chǔ)地址為所述目標(biāo)局部尋址地址段的待存儲(chǔ)數(shù)據(jù)進(jìn)行存儲(chǔ)。

5.根據(jù)權(quán)利要求1所述的3D NAND Flash，其特征在于，所述總線控制電路由同或門和與門構(gòu)成；

所述同或門，用于確定所述第一信號(hào)中的組地址段所指示的寄存器組；

所述與門，用于確定是否將該第一信號(hào)中的局部尋址地址段發(fā)送給所述組地址段所指示的寄存器組。

6.根據(jù)權(quán)利要求5所述的3D NAND Flash，其特征在于，所述同或門所確定的所述組地址段指示的寄存器的數(shù)量為一個(gè)。