[發明專利]陣列基板

有效

• 申請號: 201910334424.4
• 申請日: 2019-04-24
• 公開（公告）號: CN110060639B
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 薛炎
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/3266
• 分類號: G09G3/3266
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

本發明提供一種陣列基板，該陣列基板包括GOA電路以及集成于所述GOA電路后端的多個OR邏輯門單元；所述GOA電路包括有多個級聯的GOA單元，每個所述GOA單元包含有掃描信號端，至少三個連續的所述GOA單元通過所述掃描信號端接入一個所述OR邏輯門單元；這樣可以降低輸出脈寬，而脈沖寬度的降低利于降低第一節點(Q)的漏電流，有利于獲得穩定的GOA輸出信號，同時GOA電路能夠正常級傳。本發明的陣列基板能夠實現補償階段的GOA超寬脈沖輸出，同時適用于窄脈沖信號。

技術領域

本發明涉及顯示技術領域，尤其涉及一種陣列基板。

背景技術

OLED顯示裝置按照驅動方式可以分為無源矩陣型OLED(Passive Matrix OLED，PMOLED)和有源矩陣型OLED(Active MatrixOLED，AMOLED)兩大類。其中，AMOLED具有呈陣列式排布的像素，屬于主動顯示類型，發光效能高，通常用作高清晰度的大尺寸顯示裝置。

目前大尺寸AMOELD面板像素電普遍采用外部補償方案，外部補償方案需要陣列基板中的GOA電路輸出超寬脈沖信號（3ms），因而在輸出階段，GOA電路的第一節點（Q）需要長時間維持寬脈沖，而此時Q點處于浮動狀態，如果TFT的漏電流較大，Q點無法維持長時間高電位，GOA則無法輸出超寬脈沖。

因此，需要提出一種新的陣列基板，以解決上述問題。

發明內容

本發明提供一種陣列基板，能夠利于實現補償階段的GOA超寬脈沖輸出，以解決現有的陣列基板因TFT的漏電流較大，Q點無法維持長時間高電位，GOA無法輸出超寬脈沖的技術問題。

為解決上述問題，本發明提供的技術方案如下：

本發明提供一種陣列基板，所述陣列基板包括GOA電路以及集成于所述GOA電路后端的多個OR邏輯門單元；

所述GOA電路包括有多個級聯的GOA單元，每個所述GOA單元包含有掃描信號端，至少三個連續的所述GOA單元通過所述掃描信號端接入一個所述OR邏輯門單元。

根據本發明一優選實施例，設n為自然數，第n級所述GOA單元輸出第n級所述掃描信號；

第n-1級所述掃描信號、第n級所述掃描信號、第n+1級所述掃描信號為第n-1級所述OR邏輯門單元的輸入信號；

第n級所述掃描信號、第n+1級所述掃描信號、第n+2級所述掃描信號為第n級所述OR邏輯門單元的輸入信號。

根據本發明一優選實施例，設m為自然數，所述GOA電路包括有m個所述GOA單元（mn），第m-1級和第m級所述GOA單元為虛擬GOA單元。

根據本發明一優選實施例，第n級OR邏輯門單元包括有六個薄膜晶體管，第一直流低電壓，第二直流低電壓，直流高電壓，WR控制信號和OR邏輯門輸出信號；

其中，第一薄膜晶體管的柵極連接所述直流高電壓，源極和漏極分別連接第n級所述OR邏輯門輸出信號和第二薄膜晶體管的柵極；

第二薄膜晶體管的源極和漏極分別連接所述直流高電壓和第三薄膜晶體管的柵極；

第三薄膜晶體管的源極和漏極分別連接所述第二直流低電壓和第n級所述OR邏輯門輸出信號；

第四薄膜晶體管的柵極連接第n級所述掃描信號，源極和漏極分別連接所述WR控制信號和所述第一直流低電壓；

第五薄膜晶體管的柵極連接第n+1級所述掃描信號，源極和漏極分別連接所述WR控制信號和所述第一直流低電壓；

第六薄膜晶體管的柵極連接第n+2級所述掃描信號，源極和漏極分別連接所述WR控制信號和所述第一直流低電壓。