[發明專利]溝槽式功率半導體組件及其制造方法

在審

• 申請號: 201910333698.1
• 申請日: 2019-04-24
• 公開（公告）號: CN111863617A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 許修文
• 申請（專利權）人: 帥群微電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423;H01L29/06
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 王宇航;黃艷

1.一種溝槽式功率半導體組件的制造方法，其特征在于，所述溝槽式功率半導體組件的制造方法包括：

形成一外延層于一基材上；

在所述外延層內至少形成一溝槽；以及

形成一溝槽柵極結構于所述溝槽內，其中，形成所述溝槽柵極結構的步驟至少包括：

在所述溝槽內形成一遮蔽電極、一底部絕緣層以及一上絕緣層，其中，所述底部絕緣層覆蓋所述溝槽的一下方內壁面，并圍繞所述遮蔽電極，所述上絕緣層覆蓋所述溝槽的一上方內壁面；

形成一層間介電層以及一U型屏蔽層于所述溝槽內，其中，所述層間介電層設置于所述上絕緣層與所述U型屏蔽層之間；以及

通過所述U型屏蔽層，去除位于所述溝槽上半部的一部分所述上絕緣層以及一部分所述層間介電層，以形成一極間介電層。

2.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，所述極間介電層被區分為位于所述遮蔽電極上的一中間部分，以及位于所述底部絕緣層上的周圍部分，所述中間部分的頂面與所述周圍部分的頂面都高于所述遮蔽電極的一頂端面，且所述中間部分的所述頂面與所述周圍部分的所述頂面之間非共平面。

3.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，所述極間介電層被區分為位于所述遮蔽電極上的一中間部分，以及位于所述底部絕緣層上的周圍部分，所述周圍部分凸出所述中間部分的一頂面，以使所述極間介電層具有兩個相對應的階梯結構，且兩個所述階梯結構接觸所述柵極。

4.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，所述極間介電層被區分為位于所述遮蔽電極上的一中間部分，以及位于所述底部絕緣層上的周圍部分，所述中間部分凸出于所述周圍部分的一頂面，以使所述極間介電層具有兩個相對應的階梯結構，且兩個所述階梯結構接觸所述柵極。

5.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，形成所述遮蔽電極、所述底部絕緣層以及所述上絕緣層的步驟包括：

形成一初始絕緣層于所述溝槽內，其中，所述初始絕緣層覆蓋所述溝槽的內壁面；

形成一初始遮蔽電極于所述溝槽內，其中，所述初始遮蔽電極位于所述溝槽的下半部；以及

以所述初始遮蔽電極為屏蔽，去除位于所述溝槽上半部的一部分初始絕緣層，以形成所述上絕緣層以及所述底部絕緣層。

6.根據權利要求5所述的溝槽式功率半導體組件的制造方法，其特征在于，所述上絕緣層的厚度小于所述底部絕緣層的厚度，且所述初始遮蔽電極的一頂部部分凸出于所述底部絕緣層的一頂表面；其中，形成所述遮蔽電極、所述底部絕緣層以及所述上絕緣層的步驟進一步包括：

去除所述初始遮蔽電極的所述頂部部分，以形成所述遮蔽電極，其中，所述遮蔽電極的一頂端面與所述底部絕緣層的所述頂表面大致齊平。

7.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，形成所述層間介電層以及所述U型屏蔽層于所述溝槽內的步驟包括：

形成一初始層間介電層覆蓋所述外延層的一上表面，所述上絕緣層、所述底部絕緣層以及所述遮蔽電極；

形成一初始屏蔽層覆蓋所述初始層間介電層；以及

去除位于所述外延層的所述上表面的一部分所述初始層間介電層，以及一部分所述初始屏蔽層，以在所述溝槽內形成所述層間介電層以及所述U型屏蔽層。

8.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，所述U型屏蔽層具有兩個側壁部以及連接于所述兩個側壁部之間的一底部，兩個所述側壁部的頂端凸出于所述外延層的上表面。

9.根據權利要求1所述的溝槽式功率半導體組件的制造方法，其特征在于，所述U型屏蔽層的一底部在平行于所述外延層的一上表面的方向上具有一第一寬度，所述遮蔽電極在平行于所述上表面的方向上具有一第二寬度，所述第一寬度大于或等于所述第二寬度。