[發明專利]半導體結構及半導體工藝方法

有效

• 申請號: 201910322160.0
• 申請日: 2019-04-22
• 公開（公告）號: CN110060957B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 嚴孟;朱繼鋒;胡思平
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/70
• 代理公司: 北京漢之知識產權代理事務所(普通合伙) 11479
• 代理人: 陳敏

本發明提供一種半導體結構及半導體工藝方法，半導體工藝方法包括如下步驟：提供晶圓；于晶圓上形成介質層；對介質層進行刻蝕，以于介質層內形成刻蝕孔；于介質層的上表面形成回填層，回填層填滿刻蝕孔且覆蓋介質層的上表面；對晶圓進行切邊處理。本發明的半導體工藝方法在對晶圓進行切邊處理之前執行光刻刻蝕工藝，在對晶圓進行切邊處理后不再執行光刻工藝，在晶圓切邊處理后形成的切角處不會有光刻膠殘留，從而避免缺陷的產生，提高產品的良率。

技術領域

本發明屬于集成電路設計及制造技術領域，特別是涉及一種半導體結構及半導體工藝方法。

背景技術

在現有的一些半導體工藝中需要對晶圓進行切邊(Trim)處理，譬如，在對兩片晶圓進行鍵合之前需要將其中一片晶圓進行切邊處理，以保證兩片所述晶圓鍵合完成后在對鍵合結構進行減薄的過程中不會出現剝離(Peeling)現象。然后，由于做完切片處理的晶圓在晶圓的邊緣區域會存在一個直角臺階的切角，所述切角的存在使得在后續對所述晶圓進行光刻工藝的光刻膠(PR)旋涂過程中會導致所述光刻膠在所述切角處堆積，所述切角處所述光刻膠堆積的高度為正常區域內所述光刻膠厚度的數倍甚至十倍以上，該處異常厚度的光刻膠在刻蝕工藝后不能被完全去除，會殘留在所述切角處，而殘留的所述光刻膠會在后續工藝中造成缺陷，從而影響產品的良率。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體結構及半導體工藝方法，用于解決現有技術中在對晶圓進行光刻刻蝕工藝之前即對晶圓進行切邊處理而導致的光刻膠容易在晶圓邊緣的切角處殘留，從而在后續工藝中造成缺陷，影響產品的良率的問題。

為實現上述目的及其他相關目的，本發明提供一種半導體工藝方法，所述半導體工藝方法包括如下步驟：

提供晶圓；

于所述晶圓上形成介質層；

對所述介質層進行刻蝕，以于所述介質層內形成刻蝕孔；

于所述介質層的上表面形成回填層，所述回填層填滿所述刻蝕孔且覆蓋所述介質層的上表面；及

對所述晶圓進行切邊處理。

可選地，所述晶圓包括中心區域及位于所述中心區域外圍的邊緣區域，所述介質層覆蓋所述中心區域及所述邊緣區域；于所述介質層的上表面形成回填層包括如下步驟：

于所述介質層的上表面形成第一回填層，所述第一回填層填滿所述刻蝕孔且覆蓋位于所述中心區域的所述介質層的上表面；及

于所述介質層上形成第二回填層，所述第二回填層覆蓋所述第一回填層的上表面及位于所述邊緣區域的所述介質層的上表面。

可選地，于所述介質層的上表面形成底部抗反射涂層作為所述第一回填層，并于所述介質層上形成氧化物層作為所述第二回填層；或于所述介質層的上表面形成碳氧化硅層作為所述第一回填層，并于所述介質層上形成含硅的硬掩膜底部抗反射層作為所述第二回填層。

可選地，對所述介質層進行的刻蝕為所述晶圓進行鍵合之前的最后一次刻蝕。

可選地，所述晶圓內形成有芯片及所述芯片的后端連線，所述晶圓的上表面還形成有阻擋保護層，所述介質層位于所述阻擋保護層的上表面。

可選地，對所述晶圓進行切邊處理之后還包括如下步驟：

去除所述回填層；

基于所述刻蝕孔刻蝕所述阻擋保護層，以使得所述刻蝕孔延伸貫穿所述阻擋保護層以暴露出所述后端連線；及

于所述刻蝕孔內形成金屬互連結構。

可選地，于所述刻蝕孔內形成金屬互連結構包括如下步驟：

于所述刻蝕孔的側壁形成金屬阻擋層；