[發明專利]半導體結構及半導體工藝方法

有效

• 申請號: 201910322160.0
• 申請日: 2019-04-22
• 公開（公告）號: CN110060957B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 嚴孟;朱繼鋒;胡思平
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/70
• 代理公司: 北京漢之知識產權代理事務所(普通合伙) 11479
• 代理人: 陳敏

1.一種半導體工藝方法，其特征在于，包括如下步驟：

提供晶圓；

于所述晶圓上形成介質層；

對所述介質層進行刻蝕，以于所述介質層內形成刻蝕孔；

于所述介質層的上表面形成回填層，所述回填層填滿所述刻蝕孔且覆蓋所述介質層的上表面；及

對所述晶圓進行切邊處理；

其中，所述晶圓包括中心區域及位于所述中心區域外圍的邊緣區域，所述介質層覆蓋所述中心區域及所述邊緣區域；于所述介質層的上表面形成回填層包括如下步驟：

于所述介質層的上表面形成第一回填層，所述第一回填層填滿所述刻蝕孔且覆蓋位于所述中心區域的所述介質層的上表面；及

于所述介質層上形成第二回填層，所述第二回填層覆蓋所述第一回填層的上表面及位于所述邊緣區域的所述介質層的上表面。

2.根據權利要求1所述的半導體工藝方法，其特征在于，于所述介質層的上表面形成底部抗反射涂層作為所述第一回填層，并于所述介質層上形成氧化物層作為所述第二回填層；或于所述介質層的上表面形成碳氧化硅層作為所述第一回填層，并于所述介質層上形成含硅的硬掩膜底部抗反射層作為所述第二回填層。

3.根據權利要求1或2所述的半導體工藝方法，其特征在于，所述晶圓內形成有芯片及所述芯片的后端連線，所述晶圓的上表面還形成有阻擋保護層，所述介質層位于所述阻擋保護層的上表面。

4.根據權利要求3所述的半導體工藝方法，其特征在于，對所述晶圓進行切邊處理之后還包括如下步驟：

去除所述回填層；

基于所述刻蝕孔刻蝕所述阻擋保護層，以使得所述刻蝕孔延伸貫穿所述阻擋保護層以暴露出所述后端連線；及

于所述刻蝕孔內形成金屬互連結構。

5.根據權利要求4所述的半導體工藝方法，其特征在于：于所述刻蝕孔內形成金屬互連結構包括如下步驟：

于所述刻蝕孔的側壁形成金屬阻擋層；

于所述金屬阻擋層的表面及所述刻蝕孔的底部形成金屬種子層；及

于所述金屬種子層的表面形成導電層，所述導電層填滿所述刻蝕孔。

6.根據權利要求5所述的半導體工藝方法，其特征在于：于所述金屬種子層的表面形成所述導電層包括如下步驟：

于所述金屬種子層的表面及所述介質層的上表面形成金屬填充層，所述金屬填充層填滿所述刻蝕孔并覆蓋所述介質層的上表面；及

去除位于所述介質層的上表面的所述金屬填充層，保留于所述刻蝕孔內的所述金屬填充層即為所述導電層。

7.一種采用如權利要求1至6任一項所述半導體工藝方法制得的半導體結構，其特征在于，包括：

晶圓，

介質層，位于所述晶圓上，所述介質層內形成有刻蝕孔；及

切角，位于所述晶圓的邊緣區域，所述切角在所述刻蝕孔之后形成。

8.根據權利要求7所述的半導體結構，其特征在于：所述半導體結構還包括回填層，在所述切角形成之前填滿所述刻蝕孔且覆蓋所述介質層的上表面，在所述切角形成之后被去除以暴露出所述刻蝕孔。

9.根據權利要求8所述的半導體結構，其特征在于：所述晶圓包括中心區域及位于所述中心區域外圍的所述邊緣區域，所述介質層覆蓋所述中心區域及所述邊緣區域；所述回填層包括：

第一回填層，填滿所述刻蝕孔且覆蓋位于所述中心區域的所述介質層的上表面；及

第二回填層，覆蓋于所述第一回填層的上表面及位于所述邊緣區域的所述介質層的上表面。

10.根據權利要求9所述的半導體結構，其特征在于，所述第一回填層包括底部抗反射涂層且所述第二回填層包括氧化物層；或所述第一回填層包括碳氧化硅層且所述第二回填層包括含硅的硬掩膜底部抗反射層。

11.根據權利要求9所述的半導體結構，其特征在于，所述半導體結構還包括金屬互連結構，所述金屬互連結構位于所述刻蝕孔內。

12.根據權利要求7至11中任一項所述的半導體結構，其特征在于：所述晶圓內形成有芯片及所述芯片的后端連線，所述半導體結構還包括阻擋保護層，所述阻擋保護層位于所述晶圓的上表面，所述介質層位于所述阻擋保護層的上表面。