[發明專利]一種TFET器件

在審

• 申請號: 201910317881.2
• 申請日: 2019-04-19
• 公開（公告）號: CN110085672A
• 公開（公告）日: 2019-08-02
• 發明（設計）人: 胡建平;張鵬烽
• 申請（專利權）人: 寧波大學
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/08;H01L29/423
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 方小惠

本發明公開了一種TFET器件，包括襯底、晶化層、漏極、源極和柵極，晶化層設置在襯底的上端面上，晶化層的下端面與襯底的上端面固定連接，漏極設置在晶化層的上端面上，漏極的下端面與晶化層的上端面固定連接，漏極上設置有一個長方體形狀的安裝槽，源極嵌入安裝槽內，源極被漏極三面包圍，漏極和源極的三個重合面形成三個隧穿面，柵極設置在漏極表面，優點是在保證柵極、漏極和源極各自獨立功能的基礎上，極大的增加了隧穿面積，從而增大了導通電流，在保證具有較小的尺寸基礎上，導通電流較大，且亞閾效應小，可以有效地解決短溝效應。

技術領域

本發明涉及一種集成電路技術，尤其是涉及一種TFET器件。

背景技術

隨著集成電路技術的飛速發展，傳統的MOSFET器件已經不能很好的滿足集成電路的設計需求。為了應對集成電路小型化、功耗和性能等要求不斷提升的現實問題，尋求一種可以代替MOSFET器件，滿足集成電路設計需求的新型器件迫在眉睫。TFET(tunnelingfield effect transistor，隧穿場效應晶體管)器件不同的電流注入機制使它成為了最有希望代替MOSFET器件應用于集成電路設計的器件。

在TFET器件的研究中，導通電流、關斷電流和亞閾值擺幅是三個必要的性能指標。由于TFET器件的不同對稱能態之間的載流子隧穿會導致大隧穿電阻，因而TFET器件的導通電流會遠低于MOSFET器件，難以滿足集成電路大驅動電流的使用需求。故此，導通電流為TFET器件最重要的設計指標之一，如何得到更大的導通電流是研究TFET的重大目標之一。

TFET器件的導通電流取決于其隧穿面積和隧穿概率兩個因素。目前常規的提高導通電流的方式主要是增大隧穿面積。公開號為CN207542249U的中國專利中介紹了一種傳統的TFET器件的結構，其結構如圖1所示。該TFET器件包括襯底、設置在襯底上的晶化層、本征區、柵極、漏極和源極，源極、本征區和漏極按照從左到右的順序依次設置在在晶化層上，源極的右端面與本征區的左端面重合，本征區的右端面與漏極的左端面重合，柵極包括上下層疊的山及材料層和柵極介質層，柵極介質層設置在本征區的上端面上。該TFET器件中，當漏極接入電源時，源極和與本征區的重合面作為隧穿面，該TFET器件具有一個隧穿面，即使采用具有低直接帶隙的材料(如SiGe和InAs等)進行設計，其導通電流也比較小,故此，當要滿足集成電路大驅動電流的使用需求時，需要增加其尺寸來增加隧穿面的面積，由此該TFET器件的尺寸會較大，導致集成電路尺寸的增加。

發明內容

本發明所要解決的技術問題是提供一種在保證具有較小的尺寸基礎上，導通電流較大的TFET器件。