[發(fā)明專(zhuān)利]神經(jīng)網(wǎng)絡(luò)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201910317516.1
• 申請(qǐng)日: 2019-04-19
• 公開(kāi)（公告）號(hào): CN110401450A
• 公開(kāi)（公告）日: 2019-11-01
• 發(fā)明（設(shè)計(jì)）人: 大塚茂樹(shù);I·卡塔伊娃
• 申請(qǐng)（專(zhuān)利權(quán)）人: 株式會(huì)社電裝
• 主分類(lèi)號(hào): H03M1/46
• 分類(lèi)號(hào): H03M1/46;G06N3/063
• 代理公司: 永新專(zhuān)利商標(biāo)代理有限公司 72002
• 代理人: 王英;劉炳勝

一種神經(jīng)網(wǎng)絡(luò)電路包括：存儲(chǔ)部(4)，其包括憶阻器；D/A轉(zhuǎn)換器(2)；驅(qū)動(dòng)放大器(3)；I/V轉(zhuǎn)換放大器(7)；A/D轉(zhuǎn)換器(8)；和偏移校正器(30、40)。偏移校正器包括第一鎖存電路(16(1))、第二鎖存電路(16(2))、將鎖存數(shù)據(jù)相減的減法器以及控制器。在執(zhí)行偏置設(shè)置操作時(shí)，控制器控制偏置施加放大器(3(B))以輸出偏置電壓，控制每個(gè)D/A轉(zhuǎn)換器以使驅(qū)動(dòng)放大器而非偏置施加放大器輸出參考電壓，并且還使第一鎖存電路鎖存輸出數(shù)據(jù)。在執(zhí)行正常操作時(shí)，控制器控制偏置施加放大器以輸出參考電壓，控制每個(gè)D/A轉(zhuǎn)換器以使驅(qū)動(dòng)放大器而非偏置施加放大器輸出信號(hào)電壓，并且還使第二鎖存電路鎖存輸出數(shù)據(jù)。

技術(shù)領(lǐng)域

本公開(kāi)涉及一種包括存儲(chǔ)部的神經(jīng)網(wǎng)絡(luò)電路，所述存儲(chǔ)部包括以晶格形狀連接的、作為存儲(chǔ)元件的憶阻器。

背景技術(shù)

神經(jīng)網(wǎng)絡(luò)電路包括具有作為突觸的兩個(gè)端子的元件，所述元件是非易失性的并且能夠改變電導(dǎo)值，并且被稱(chēng)為憶阻器。已經(jīng)提出了針對(duì)憶阻器的配置的研究。在神經(jīng)網(wǎng)絡(luò)電路中，憶阻器是以晶格形狀來(lái)布置的，電壓被施加到憶阻器上，并且生成電流，例如，如在非專(zhuān)利文獻(xiàn)1的圖2或者圖14中所示的。通過(guò)I/V轉(zhuǎn)換放大器將復(fù)合電流轉(zhuǎn)換為電壓。在通過(guò)激活函數(shù)對(duì)電壓的波形進(jìn)行成形之后，所述電壓被輸出為電壓值。憶阻器作為突觸來(lái)操作，并且I/V轉(zhuǎn)換放大器作為神經(jīng)元來(lái)操作。由此，神經(jīng)網(wǎng)絡(luò)電路被配置。I/V轉(zhuǎn)換放大器通過(guò)模擬計(jì)算對(duì)憶阻器的電導(dǎo)值和所施加的電壓執(zhí)行積-和(product-sum)計(jì)算。

在實(shí)際電路中，當(dāng)在圖14中所示的輸入Vi1至Vi3中的每個(gè)具有-1至+1的值時(shí)，Vi4＝-1被恒定地施加，作為針對(duì)閾值的偏置(bias)。

圖26示出了十層CNN(卷積神經(jīng)網(wǎng)絡(luò))的范例。圖26示出了當(dāng)由CNN執(zhí)行圖像識(shí)別時(shí)在第一層中的每個(gè)輸入端子的輸入電流比的計(jì)算范例。輸入由被施加-Vb至+Vb的28個(gè)端子Vi1至Vi28來(lái)提供，并且輸出由96個(gè)端子Vo1至Vo96來(lái)提供。在滿足Vi28＝-Vb并且恒定地施加Vi28的狀態(tài)下計(jì)算輸入偏置。

由于輸入數(shù)據(jù)具有稀疏性，因此偏置電流比實(shí)際輸入電流中的每個(gè)實(shí)際輸入電流大一個(gè)數(shù)位(digit)或多個(gè)數(shù)位。在圖16的范例中，偏置電流表示小于輸入電流的總和的40％的比率。

作為神經(jīng)網(wǎng)絡(luò)的另一種配置，憶阻器以晶格形狀來(lái)布置，由D/A轉(zhuǎn)換器施加模擬電壓，并且生成電流，例如，如在非專(zhuān)利文獻(xiàn)2的圖2中所示的。復(fù)合電流由跨阻放大器轉(zhuǎn)換為電壓，并且由A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)。在通過(guò)激活函數(shù)的計(jì)算之后，執(zhí)行諸如池化的信號(hào)處理。輸出數(shù)據(jù)在信號(hào)處理層被傳輸?shù)紻/A轉(zhuǎn)換器，并且所述信號(hào)處理是在多個(gè)層中執(zhí)行的。積-和計(jì)算是在由憶阻器配置的交叉開(kāi)關(guān)(crossbar)中執(zhí)行。

此外，本公開(kāi)的發(fā)明人發(fā)現(xiàn)了以下內(nèi)容。

圖26示出了基于非專(zhuān)利文獻(xiàn)2的用于圖像識(shí)別的十層CNN和卷積神經(jīng)網(wǎng)絡(luò)的配置的范例。圖26示出了針對(duì)每個(gè)信號(hào)處理層的輸入DAC和輸出ADC的必要通道編號(hào)。在第一層的卷積中，所述卷積層包括28個(gè)輸入通道和96個(gè)輸出通道。在第二層中，所述卷積層包括865個(gè)輸入通道和96個(gè)輸出通道。865個(gè)輸入通道是通過(guò)將1個(gè)偏置通道添加到第一層中的96個(gè)輸出通道的9個(gè)數(shù)據(jù)而獲得的96×9+1個(gè)通道。

假設(shè)在第二層中采用96個(gè)輸入通道/96個(gè)輸出通道的交叉開(kāi)關(guān)與1個(gè)輸入通道/96個(gè)輸出通道的交叉開(kāi)關(guān)的組合作為基本配置。96個(gè)輸入通道/96個(gè)輸出通道的積-和計(jì)算被執(zhí)行9次，并且1個(gè)輸入通道/96個(gè)輸出通道的積-和計(jì)算被執(zhí)行一次。提供了具有865個(gè)輸入通道/96個(gè)輸出通道的交叉開(kāi)關(guān)的相同計(jì)算結(jié)果。除了一個(gè)偏置DAC之外，可以使輸出DAC的數(shù)量與輸入ADC的數(shù)量相匹配。然而，當(dāng)提供如IC的配置時(shí)，可能有必要使DAC和ADC在功耗和面積方面進(jìn)一步降低。