[發明專利]神經網絡電路

在審

• 申請號: 201910317516.1
• 申請日: 2019-04-19
• 公開（公告）號: CN110401450A
• 公開（公告）日: 2019-11-01
• 發明（設計）人: 大塚茂樹;I·卡塔伊娃
• 申請（專利權）人: 株式會社電裝
• 主分類號: H03M1/46
• 分類號: H03M1/46;G06N3/063
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 王英;劉炳勝

1.一種神經網絡電路，包括：

存儲部(4)，其包括以晶格形狀連接的憶阻器，所述憶阻器中的每個憶阻器是可變電阻元件；

多個D/A轉換器(2)，其被配置為接收數據以將信號電壓和參考電壓施加到所述存儲部的多個電壓輸入端子；

多個驅動放大器(3)，其被連接在所述多個D/A轉換器與所述多個電壓輸入端子之間；

多個I/V轉換放大器(7)，其

與所述存儲部的電流輸出端子相連接，并且

被配置為將在所述電流輸出端子中流動的電流轉換為電壓以輸出所述電壓作為信號電壓；

多個A/D轉換器(8)，其被配置為對由所述多個I/V轉換放大器轉換的所述信號電壓進行A/D轉換；以及

多個偏移校正器(30、40)，其

被布置在所述多個A/D轉換器的輸出側中，并且

被配置為校正在所述I/V轉換放大器中生成的偏移電壓，

其中：

所述電壓輸入端子中的一個電壓輸入端子是用于施加偏置電壓的偏置端子；

所述驅動放大器中與所述偏置端子相連接的至少一個驅動放大器是偏置施加放大器(3(B))，所述偏置施加放大器被配置為根據從對應的D/A轉換器接收到的電壓來施加所述參考電壓以及具有相反極性的所述偏置電壓；

所述偏移校正器包括：

第一鎖存電路(16(1))，其被配置為接收所述A/D轉換器的輸出數據，

第二鎖存電路(16(2))，其被配置為接收所述A/D轉換器的所述輸出數據，

減法器(18)，其被配置為從所述第二鎖存電路的鎖存數據中減去所述第一鎖存電路的鎖存數據，以及

控制器(11、31)，其被配置為控制所述D/A轉換器、所述第一鎖存電路和所述第二鎖存電路；

在執行偏置設置操作時，所述控制器被配置為：控制所述偏置施加放大器以輸出具有所述相反極性的所述偏置電壓，控制所述D/A轉換器中的每個D/A轉換器以使所述驅動放大器而非所述偏置施加放大器輸出所述參考電壓，并且還使所述第一鎖存電路鎖存所述A/D轉換器的所述輸出數據；

在執行正常操作時，所述控制器被配置為：控制所述偏置施加放大器以輸出所述參考電壓，控制所述D/A轉換器中的每個D/A轉換器以使所述驅動放大器而非所述偏置施加放大器輸出所述信號電壓，并且還使所述第二鎖存電路鎖存所述A/D轉換器的所述輸出數據；并且

所述控制器被配置為輸出所述減法器的相減結果作為信號數據。

2.根據權利要求1所述的神經網絡電路，其中：

所述控制器被配置為間歇地執行所述偏置設置操作。

3.根據權利要求2所述的神經網絡電路，其中：

所述控制器包括時鐘計數器(22)，所述時鐘計數器被配置為對時鐘信號進行計數；并且

所述控制器被配置為每當所述時鐘計數器的計數值達到預定值時執行所述偏置設置操作。

4.根據權利要求3所述的神經網絡電路，其中：

當所述計數值達到所述預定值時，所述時鐘計數器在一個時鐘時段內將輸出信號改變為有效電平；

所述控制器被配置為基于所述時鐘計數器的所述輸出信號來控制與所述偏置施加放大器相對應的所述D/A轉換器；并且

所述控制器被配置為控制所述第一鎖存電路的鎖存計時和所述第二鎖存電路的鎖存計時，同時通過使所述輸出信號反相來控制與所述驅動放大器相對應的所述D/A轉換器。

5.根據權利要求4所述的神經網絡電路，還包括：

緩沖電路(12)，其包括被配置為控制輸入數據值的控制端子，

其中：

所述緩沖電路被配置為根據被提供給所述控制端子的二進制電平的變化來輸入數據以使對應的放大器輸出所述參考電壓。

6.根據權利要求2所述的神經網絡電路，其中：

所述控制器包括溫度傳感器(33)；并且

所述控制器被配置為當由所述溫度傳感器檢測到的溫度的變化水平超過預定水平時執行所述偏置設置操作。