[發明專利]一種FPGA更新配置文件的方法、系統、設備和介質

在審

• 申請號: 201910315545.4
• 申請日: 2019-04-18
• 公開（公告）號: CN110083376A
• 公開（公告）日: 2019-08-02
• 發明（設計）人: 曹越;劉霖;楊子龍
• 申請（專利權）人: 中國科學院電子學研究所
• 主分類號: G06F8/65
• 分類號: G06F8/65;G06F9/445;G06F11/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

本發明提供了一種FPGA更新配置文件的方法、系統、設備和介質。所述方法包括：終端生成待更新的配置文件，將所述配置文件通過網絡傳輸到FPGA；FPGA接收所述配置文件并確認所述配置文件中數據的正確性，若正確，將所述配置文件緩存至外設緩存芯片中，將緩存完成的所述配置文件寫入flash芯片中；寫入完成后，flash芯片進行配置文件更新。解決了現有技術中技術人員需到設備工作環境中去用JTAG連接器，連接FPGA，通過專用EDA工具進行配置數據傳輸和flash燒寫的問題。

技術領域

本發明涉及一種FPGA更新配置文件的方法、系統、設備和介質。

背景技術

現場可編程門陣列(Field-Programmable Gate Array，FPGA)作為全可編程邏輯器件，其在處理能力、設計可實現性和維護升級性中有很大的靈活度能滿足各類場景下的應用需求。FPGA內部含有大量數字邏輯器件和可配置布線網絡。通過各類EDA專用FPGA開發軟件生成的bitstream可以配置數字器件邏輯內容和各個數字器件的連接關系，從而實現各種復雜算法和邏輯操作。隨著FPGA邏輯資源的日益豐富，其配置區SRAM的大小也在迅速提高，現階段主流FPGA芯片配置文件已接近1Gb，如何將1Gb的文件快速準確靈活的燒錄到FPGA配置區flash芯片中是當前工作的難點，同時隨著FPGA應用領域的擴展有些極端環境下，工程人員無法現場下載更新程序，例如外太空和深水探測器等。

傳統FPGA更新配置文件的方法是，技術人員到設備工作環境中去用JTAG連接器，連接FPGA，通過專用EDA工具進行配置數據傳輸和flash燒寫。

傳統更新配置文件的方法流程有諸多缺點，集中表現為三點：一、燒寫速度慢。傳統的燒寫流程為PC機生成燒寫文件通過聯合測試工作組協議(Joint Test Action Group，JTAG)發送到FPGA配置區邏輯，再由配置區邏輯生成配置時序，最終將配置文件寫到flash芯片中。該流程中造成燒寫速度慢的原因是PC機通過JTAG協議將文件寫入到FPGA控制邏輯中，因為JTAG是慢速串行協議其常用的與PC機通信速率為3MHz，除去延時等待和協議包格式開銷，真正有效配置燒寫數據傳輸速率約為200Kbps，而當下主流FPGA芯片的配置文件需要256Mb，因此僅文件傳輸就需要1000s。使FPGA中flash燒寫速度變慢；二、現場近距離操作。由于傳統FPGA燒寫必須通過JTAG，而JTAG執行低速串行數據傳輸協議，所以配置FPGA的JTAG線長度不能超過3m，這就導致在一些惡劣環境中無法實現FPGA程序燒寫操作；三、設備依賴性。JTAG調試器屬于專用調試設備，需要匹配FPGA廠家芯片型號進行單獨購買，而且燒寫過程必須通過專用工具軟件進行，增加的用戶進行二次開發和設備維護的成本和復雜度。

發明內容

本發明一方面提供了一種FPGA更新配置文件的方法，所述方法包括：步驟1，終端生成待更新的配置文件，將所述配置文件通過網絡傳輸到FPGA；步驟2，FPGA接收所述配置文件并確認所述配置文件中數據的正確性，若正確，將所述配置文件緩存至外設緩存芯片中，步驟3，將緩存完成的所述配置文件寫入flash芯片中；步驟4，寫入完成后，flash芯片進行配置文件更新。

可選地，所述步驟1，包括：將FPGA中的MAC內核與外設EthernetPHY芯片進行連接，通過所述外設Ethernet PHY芯片對終端和FPGA之間的數據進行傳輸。

可選地，所述步驟2，包括：所述FPGA在接收所述配置文件的同時，通過ECC校驗判斷所述配置文件中數據的正確性；若正確，將所述配置文件緩存至外設緩存芯片中，若錯誤，FPGA停止接收所述配置文件，并向終端發送錯誤提示信息。

可選地，所述步驟3，包括：判斷所述配置文件是否全部緩存至外設緩存芯片中，若是，將緩存完成的所述配置文件寫入flash芯片中。