[發明專利]一種FPGA更新配置文件的方法、系統、設備和介質在審
| 申請號: | 201910315545.4 | 申請日: | 2019-04-18 |
| 公開(公告)號: | CN110083376A | 公開(公告)日: | 2019-08-02 |
| 發明(設計)人: | 曹越;劉霖;楊子龍 | 申請(專利權)人: | 中國科學院電子學研究所 |
| 主分類號: | G06F8/65 | 分類號: | G06F8/65;G06F9/445;G06F11/10 |
| 代理公司: | 中科專利商標代理有限責任公司 11021 | 代理人: | 周天宇 |
| 地址: | 100190 *** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 配置文件 緩存 更新 寫入 配置數據傳輸 設備工作環境 緩存芯片 網絡傳輸 燒寫 外設 終端 | ||
1.一種FPGA更新配置文件的方法,其特征在于,所述方法包括:
步驟1,終端生成待更新的配置文件,將所述配置文件通過網絡傳輸到FPGA;
步驟2,FPGA接收所述配置文件并確認所述配置文件中數據的正確性,若正確,將所述配置文件緩存至外設緩存芯片中,
步驟3,將緩存完成的所述配置文件寫入flash芯片中;
步驟4,寫入完成后,flash芯片進行配置文件更新。
2.根據權利要求1所述的方法,其特征在于,所述步驟1,包括:
將FPGA中的MAC內核與外設Ethernet PHY芯片進行連接,通過所述外設Ethernet PHY芯片對終端和FPGA之間的數據進行傳輸。
3.根據權利要求1所述的方法,其特征在于,所述步驟2,包括:
所述FPGA在接收所述配置文件的同時,通過ECC校驗判斷所述配置文件中數據的正確性;
若正確,將所述配置文件緩存至外設緩存芯片中,若錯誤,FPGA停止接收所述配置文件,并向終端發送錯誤提示信息。
4.根據權利要求1所述的方法,其特征在于,所述步驟3,包括:
判斷所述配置文件是否全部緩存至外設緩存芯片中,若是,將緩存完成的所述配置文件寫入flash芯片中。
5.一種FPGA更新配置文件的系統,其特征在于,所述系統包括:
數據傳輸模塊,用于終端生成待更新的配置文件,將所述配置文件通過網絡傳輸到FPGA;
數據緩存模塊,用于FPGA接收所述配置文件并確認所述配置文件中數據的正確性,若正確,將所述配置文件緩存至外設緩存芯片中,
數據寫入模塊,用于將緩存完成的所述配置文件寫入flash芯片中;
數據更新模塊,用于寫入完成后,flash芯片進行配置文件更新。
6.根據權利要求5所述的方法,其特征在于,所述數據傳輸模塊,還包括:
用于將FPGA中的MAC內核與外設Ethernet PHY芯片進行連接,通過所述外設EthernetPHY芯片對終端和FPGA之間的數據進行傳輸。
7.根據權利要求5所述的方法,其特征在于,所述數據緩存模塊,還包括:
用于所述FPGA在接收所述配置文件的同時,通過ECC校驗判斷所述配置文件中數據的正確性;
若正確,將所述配置文件緩存至外設緩存芯片中,若錯誤,FPGA停止接收所述配置文件,并向終端發送錯誤提示信息。
8.根據權利要求5所述的方法,其特征在于,所述數據寫入模塊,還包括:
用于判斷所述配置文件是否全部緩存至外設緩存芯片中,若是,將緩存完成的所述配置文件寫入flash芯片中。
9.一種電子設備,其特征在于,所述設備包括:
處理器;
存儲器,其存儲有計算機可執行程序,該程序在被所述處理器執行時,使得所述處理器執行如權利要求1-4中所述的FPGA更新配置文件的方法。
10.一種計算機可讀存儲介質,其上存儲有計算機程序,其特征在于,該程序被處理器執行時實現如權利要求1-4中所述的FPGA更新配置文件的方法。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中國科學院電子學研究所,未經中國科學院電子學研究所許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910315545.4/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種設備間交互進行OTA升級的方法及裝置
- 下一篇:硬件管理系統和方法





