[發明專利]半導體基板結構及其制作方法

有效

• 申請號: 201910307679.1
• 申請日: 2019-04-17
• 公開（公告）號: CN110112154B
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 盧馬才;劉念
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

1.一種半導體基板結構，其特征在于，包括:

基板；

金屬氧化物薄膜晶體管，設置在所述基板上；以及

隧穿二極管，設置在所述基板上和所述金屬氧化物薄膜晶體管旁，所述金屬氧化物薄膜晶體管連接所述隧穿二極管，所述金屬氧化物薄膜晶體管和所述隧穿二極管形成邏輯電路，所述金屬氧化物薄膜晶體管的一端用于接收器件的電源端V_DD，所述隧穿二極管的一端用于接收低電位Vss，所述金屬氧化物薄膜晶體管的柵極用于接收輸入電位Vi，所述金屬氧化物薄膜晶體管和所述隧穿二極管互相連接的一端用于輸出電位V_o，所述金屬氧化物薄膜晶體管的所述柵極和所述隧穿二極管的陽極設置在所述基板上的相同層上，其中，所述隧穿二極管的另一端與所述金屬氧化物薄膜晶體管的除了柵極和所述金屬氧化物薄膜晶體管的所述一端以外的另一端連接。

2.如權利要求1所述的半導體基板結構，其特征在于，所述金屬氧化物薄膜晶體管的所述柵極和所述隧穿二極管的所述陽極的材料相同，且所述金屬氧化物薄膜晶體管的所述柵極和所述隧穿二極管的所述陽極均為鉬/銅疊層或鉬/鋁疊層。

3.如權利要求1所述的半導體基板結構，其特征在于，還包括柵極絕緣層，所述柵極絕緣層設置在所述基板、所述金屬氧化物薄膜晶體管的所述柵極和所述隧穿二極管的所述陽極上。

4.如權利要求3所述的半導體基板結構，其特征在于，所述柵極絕緣層為SiOx層、SiOx/SiNx疊層、SiNx/SiOx疊層、SiOx、SiNx與SiNO相互疊層、SiOx、SiNx與Al2O3疊層或AlN層。

5.如權利要求1所述的半導體基板結構，其特征在于，所述金屬氧化物薄膜晶體管還包括層迭的有源層溝道、第一阻擋層和源漏電極，所述隧穿二極管還包括層迭的半導體層、第二阻擋層和陰極，所述柵極絕緣層包括開口，所述隧穿二極管的所述半導體層和所述第二阻擋層設置于所述柵極絕緣層的所述開口內。

6.如權利要求5所述的半導體基板結構，其特征在于，所述半導體基板結構還包括層迭的鈍化層和像素電極層，所述鈍化層設置于所述源漏電極和所述陰極上，所述鈍化層包括開孔，所述像素電極層通過所述鈍化層的所述開孔接觸所述源漏電極。

7.一種半導體基板結構的制作方法，其特征在于，包括:

提供基板；

在所述基板上形成金屬氧化物薄膜晶體管；以及

在所述基板上和所述金屬氧化物薄膜晶體管旁形成隧穿二極管，所述金屬氧化物薄膜晶體管連接所述隧穿二極管，所述金屬氧化物薄膜晶體管和所述隧穿二極管形成邏輯電路，所述金屬氧化物薄膜晶體管的一端用于接收器件的電源端V_DD，所述隧穿二極管的一端用于接收低電位Vss，所述金屬氧化物薄膜晶體管的柵極用于接收輸入電位Vi，所述金屬氧化物薄膜晶體管和所述隧穿二極管互相連接的一端用于輸出電位V_o，所述金屬氧化物薄膜晶體管的所述柵極和所述隧穿二極管的陽極設置在所述基板上的相同層上，其中，所述隧穿二極管的另一端與所述金屬氧化物薄膜晶體管的除了柵極和所述金屬氧化物薄膜晶體管的所述一端以外的另一端連接。

8.如權利要求7所述的半導體基板結構的制作方法，其特征在于，在所述基板、所述金屬氧化物薄膜晶體管的所述柵極和所述隧穿二極管的所述陽極上形成柵極絕緣層，在所述柵極絕緣層上形成層迭的所述金屬氧化物薄膜晶體管的有源層溝道、第一阻擋層和源漏電極，在所述柵極絕緣層上形成層迭的所述隧穿二極管的半導體層、第二阻擋層和陰極，所述柵極絕緣層包括開口，所述隧穿二極管的所述半導體層和所述第二阻擋層設置于所述柵極絕緣層的所述開口內。