[發(fā)明專利]柵極驅(qū)動(dòng)單元、柵極驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置

有效

• 申請?zhí)枺?/td>: 201910301068.6
• 申請日: 2019-04-15
• 公開（公告）號: CN109817153B
• 公開（公告）日: 2022-04-29
• 發(fā)明（設(shè)計(jì)）人: 陳宇霆;楊通;木素真
• 申請（專利權(quán)）人: 合肥鑫晟光電科技有限公司;京東方科技集團(tuán)股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京銀龍知識產(chǎn)權(quán)代理有限公司 11243
• 代理人: 許靜;劉偉

1.一種柵極驅(qū)動(dòng)單元，其特征在于，包括上拉節(jié)點(diǎn)復(fù)位電路、上拉節(jié)點(diǎn)下拉電路和控制電路；

所述控制電路用于在輸出階段，控制所述上拉節(jié)點(diǎn)復(fù)位電路中的與上拉節(jié)點(diǎn)連接的晶體管的柵源電壓在第一預(yù)定電壓范圍內(nèi)，并控制所述上拉節(jié)點(diǎn)下拉電路中的與上拉節(jié)點(diǎn)連接的晶體管的柵源電壓在第二預(yù)定電壓范圍內(nèi)；

所述上拉節(jié)點(diǎn)復(fù)位電路中的與上拉節(jié)點(diǎn)連接的晶體管為n型晶體管，所述第一預(yù)定電壓范圍為小于或等于0；或者，

所述上拉節(jié)點(diǎn)復(fù)位電路中的與上拉節(jié)點(diǎn)連接的晶體管為p型晶體管，所述第一預(yù)定電壓范圍為大于或等于0；

所述上拉節(jié)點(diǎn)下拉電路中的與上拉節(jié)點(diǎn)連接的晶體管為n型晶體管，所述第二預(yù)定電壓范圍為小于或等于0；或者，

所述上拉節(jié)點(diǎn)下拉電路中的與上拉節(jié)點(diǎn)連接的晶體管為p型晶體管，所述第二預(yù)定電壓范圍為大于或等于0；

所述上拉節(jié)點(diǎn)下拉電路包括上拉節(jié)點(diǎn)下拉晶體管；

所述上拉節(jié)點(diǎn)下拉晶體管的控制極與下拉節(jié)點(diǎn)連接，所述上拉節(jié)點(diǎn)下拉晶體管的第一極與所述上拉節(jié)點(diǎn)連接，所述上拉節(jié)點(diǎn)下拉晶體管的第二極與第二電壓端連接；

所述控制電路包括電壓提供電路；所述電壓提供電路用于向所述第二電壓端提供第二電壓，以使得在輸出階段，該上拉節(jié)點(diǎn)下拉晶體管的柵源電壓在第二預(yù)定電壓范圍內(nèi)；和/或，

所述控制電路包括電壓控制電路；所述電壓控制電路用于在輸出階段，通過控制所述下拉節(jié)點(diǎn)的電壓，以使得該上拉節(jié)點(diǎn)下拉晶體管的柵源電壓在第二預(yù)定電壓范圍內(nèi)。

2.如權(quán)利要求1所述的柵極驅(qū)動(dòng)單元，其特征在于，所述上拉節(jié)點(diǎn)復(fù)位電路包括上拉節(jié)點(diǎn)復(fù)位晶體管；

所述上拉節(jié)點(diǎn)復(fù)位晶體管的控制極與復(fù)位端連接，所述上拉節(jié)點(diǎn)復(fù)位晶體管的第一極與所述上拉節(jié)點(diǎn)連接，所述上拉節(jié)點(diǎn)復(fù)位晶體管的第二極與第一電壓端連接；

所述控制電路包括電壓提供電路；

所述電壓提供電路用于向所述第一電壓端提供第一電壓，以使得在輸出階段，該上拉節(jié)點(diǎn)復(fù)位晶體管的柵源電壓在第一預(yù)定電壓范圍內(nèi)。

3.如權(quán)利要求1所述的柵極驅(qū)動(dòng)單元，其特征在于，所述柵極驅(qū)動(dòng)單元還包括下拉節(jié)點(diǎn)控制電路，所述下拉節(jié)點(diǎn)控制電路用于在輸入端輸入的輸入信號的控制下，控制所述下拉節(jié)點(diǎn)與第三電壓端之間連通；

所述控制電路包括電壓控制電路；所述電壓控制電路用于向第三電壓端提供第三電壓，以使得在所述輸出階段，所述下拉節(jié)點(diǎn)的電壓為所述第三電壓。

4.一種柵極驅(qū)動(dòng)方法，應(yīng)用于如權(quán)利要求1至3中任一權(quán)利要求所述的柵極驅(qū)動(dòng)單元，其特征在于，所述柵極驅(qū)動(dòng)方法包括：

在輸出階段，控制電路控制上拉節(jié)點(diǎn)復(fù)位電路中的與上拉節(jié)點(diǎn)連接的晶體管的柵源電壓在第一預(yù)定電壓范圍內(nèi)，并控制上拉節(jié)點(diǎn)下拉電路中的與上拉節(jié)點(diǎn)連接的晶體管的柵源電壓在第二預(yù)定電壓范圍內(nèi)；

所述上拉節(jié)點(diǎn)復(fù)位電路中的與上拉節(jié)點(diǎn)連接的晶體管為n型晶體管，所述第一預(yù)定電壓范圍為小于或等于0；或者，

所述上拉節(jié)點(diǎn)復(fù)位電路中的與上拉節(jié)點(diǎn)連接的晶體管為p型晶體管，所述第一預(yù)定電壓范圍為大于或等于0；

所述上拉節(jié)點(diǎn)下拉電路中的與上拉節(jié)點(diǎn)連接的晶體管為n型晶體管，所述第二預(yù)定電壓范圍為小于或等于0；或者，

所述上拉節(jié)點(diǎn)下拉電路中的與上拉節(jié)點(diǎn)連接的晶體管為p型晶體管，所述第二預(yù)定電壓范圍為大于或等于0。

5.一種柵極驅(qū)動(dòng)電路，其特征在于，包括多級如權(quán)利要求1至3中任一權(quán)利要求所述的柵極驅(qū)動(dòng)單元。

6.一種顯示裝置，其特征在于，包括如權(quán)利要求5所述的柵極驅(qū)動(dòng)電路。