[發(fā)明專利]半導體結(jié)構(gòu)及其制備方法

有效

• 申請?zhí)枺?/td>: 201910276119.4
• 申請日: 2019-04-08
• 公開（公告）號: CN111799150B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設計）人: 張德鑫
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/027;H01L21/033
• 代理公司: 北京律智知識產(chǎn)權(quán)代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本發(fā)明提供一種半導體結(jié)構(gòu)及其制備方法。半導體結(jié)構(gòu)的制備方法包括：提供襯底；在襯底上形成第一溝槽；對第一溝槽進行清洗和填充，以形成被第一溝槽彼此隔離的有源區(qū)；于有源區(qū)表面形成掩膜層，于掩膜層上形成開口，沿開口蝕刻有源區(qū)形成第二溝槽，清洗并填充第二溝槽，形成半導體結(jié)構(gòu)。該制備方法能形成有源區(qū)關(guān)鍵尺寸更小且結(jié)構(gòu)穩(wěn)定性良好的半導體結(jié)構(gòu)，簡化了襯底結(jié)構(gòu)和工藝，適用于多領域的半導體結(jié)構(gòu)制備。

技術(shù)領域

本發(fā)明涉及半導體技術(shù)領域，具體而言，涉及一種半導體結(jié)構(gòu)及其制備方法。

背景技術(shù)

有源區(qū)結(jié)構(gòu)是半導體器件中最基礎的結(jié)構(gòu)之一，其制備方法是在半導體襯底中通過一步光刻工藝形成溝槽，并在溝槽之間定義出有源區(qū)。然而，隨著半導體器件的要求越來越高，溝槽之間的間距越來越窄，形成溝槽過程中對溝槽進行濕法清潔時極易發(fā)生結(jié)構(gòu)倒塌的問題，不僅影響后續(xù)制備工藝，也影響整個有源區(qū)的性能。

需要說明的是，在上述背景技術(shù)部分發(fā)明的信息僅用于加強對本發(fā)明的背景的理解，因此可以包括不構(gòu)成對本領域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導體結(jié)構(gòu)及其制備方法，解決有源區(qū)制備過程時結(jié)構(gòu)易倒塌的問題。

根據(jù)本發(fā)明的一個方面，提供一種半導體結(jié)構(gòu)的制備方法，包括：

提供襯底；

在所述襯底上形成第一溝槽，對所述第一溝槽進行清洗，填充所述第一溝槽，形成被所述第一溝槽彼此隔離的有源區(qū)；

于所述有源區(qū)表面形成掩膜層；

于所述掩膜層中形成開口，沿所述開口蝕刻所述有源區(qū)，于所述有源區(qū)中形成第二溝槽，對所述第二溝槽進行清洗，填充所述第二溝槽，形成所述半導體結(jié)構(gòu)；其中，所述第一溝槽與所述第二溝槽的間距為所述半導體結(jié)構(gòu)有源區(qū)的關(guān)鍵尺寸。

在本發(fā)明的一種示例性實施例中，所述第一溝槽和第二溝槽均包括多個，且多個所述第二溝槽與多個所述第一溝槽交替間隔排布。

在本發(fā)明的一種示例性實施例中，在所述襯底上形成第一溝槽，包括：

于所述襯底表面形成掩膜層；

于所述掩膜層上形成開口，沿所述開口蝕刻所述襯底，于所述襯底中形成所述第一溝槽。

在本發(fā)明的一種示例性實施例中，所述掩模層包括光刻膠。

在本發(fā)明的一種示例性實施例中，所述掩模層還包括硬掩模層，所述硬掩模層包括碳化層和氮化層中的一種或兩種。

在本發(fā)明的一種示例性實施例中，于所述掩膜層中形成開口的過程如下：

對所述掩模層依次進行曝光和顯影，形成圖形；

采用分辨率增強光刻輔助化學收縮對所述圖形進行收縮處理，形成所述開口。

在本發(fā)明的一種示例性實施例中，所述襯底包括硅晶圓和覆蓋所述硅晶圓的保護層。

在本發(fā)明的一種示例性實施例中，所述保護層包括氧化層和覆蓋所述氧化層的氮化層。

在本發(fā)明的一種示例性實施例中，填充所述第一溝槽或第二溝槽包括：

向所述第一溝槽或第二溝槽填充氧化物。

在本發(fā)明的一種示例性實施例中，對所述第一溝槽和第二溝槽進行清洗采用濕法清洗工藝。

根據(jù)本發(fā)明的另一個方面，提供一種半導體結(jié)構(gòu)，通過上述任意一項所述方法制備得到。