[發明專利]陣列基板、陣列基板的制作方法和顯示面板

在審

• 申請號: 201910275080.4
• 申請日: 2019-04-02
• 公開（公告）號: CN110109304A
• 公開（公告）日: 2019-08-09
• 發明（設計）人: 楊春輝
• 申請（專利權）人: 惠科股份有限公司;滁州惠科光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

本發明公開一種陣列基板、陣列基板的制作方法和顯示面板，陣列基板包括襯底基板；掃描線，所述掃描線設于所述襯底基板的一表面；數據線，所述數據線位于所述掃描線背離所述襯底基板的一側，并與所述掃描線交疊設置；以及黑色矩陣層，所述黑色矩陣層設于所述掃描線和所述數據線之間，且所述黑色矩陣層的至少部分位于所述掃描線和所述數據線的交疊處。本發明技術方案旨在減小數據線和掃描線的寄生電容，提高畫素充電率，進而保證陣列基板的對比度和畫質品位。

技術領域

本發明涉及顯示技術領域，特別涉及一種陣列基板、陣列基板的制作方法和顯示面板。

背景技術

示例性技術中，VA(Vertical Alignment，垂直對齊)顯示模式像素結構分為TFT(Thin Film Transistor，薄膜晶體管)側的像素結構和CF(Color Filter，彩膜基板)側的像素結構兩部分。其中，TFT側的像素結構主要實現TFT-LCD(thin film transistor-liquid crystal display，薄膜晶體管液晶顯示器)的電學功能，是決定像素電容效應、配向延遲效應、灰階電壓寫入特性和保持特性的主要因素；CF側的像素結構主要實現TFT-LCD的光學功能，是決定TFT-LCD的對比度和色域度的主要因素。以及，完成VA顯示從電學輸入向光學輸出轉換的過度元素是像素負荷電容。

而數據線和掃描線上一般會產生寄生電容，該部分寄生電容會干擾到像素負荷電容，并且會增大Date loading(數據線負載)、Gate loading(掃描線負載)，繼而減小畫素充電率，使陣列基板對比度有所下降，影響陣列基板的畫質品位。

發明內容

本發明的主要目的是提供一種陣列基板，旨在減小數據線和掃描線的寄生電容，提高畫素充電率，進而保證陣列基板的對比度和畫質品位。

為實現上述目的，本發明提供的陣列基板，包括：

襯底基板；

掃描線，所述掃描線設于所述襯底基板的一表面；

數據線，所述數據線位于所述掃描線背離所述襯底基板的一側，并與所述掃描線交疊設置；以及

黑色矩陣層，所述黑色矩陣層設于所述掃描線和所述數據線之間，且所述黑色矩陣層的至少部分位于所述掃描線和所述數據線的交疊處。

可選地，所述陣列基板還包括：

柵極絕緣層，所述柵極絕緣層設于所述掃描線背離所述襯底基板的一側，所述數據線設于所述柵極絕緣層背離所述掃描線的一側；以及

黑色矩陣層，所述黑色矩陣層設于所述數據線與所述柵極絕緣層之間。

可選地，所述黑色矩陣層形成有貫穿孔，所述陣列基板還包括有源層、源極和漏極，所述有源層設于所述柵極絕緣層背離所述掃描線的表面，并位于所述貫穿孔內；

所述源極和所述漏極均設于所述有源層背離所述柵極絕緣層的一側，所述源極的至少部分伸出所述貫穿孔，并與所述數據線電性連接。

可選地，所述陣列基板還包括：

柵極絕緣層，所述柵極絕緣層設于所述掃描線背離所述襯底基板的一側，所述數據線設于所述柵極絕緣層背離所述掃描線一側；以及

黑色矩陣層，所述黑色矩陣層設于所述掃描線與所述柵極絕緣層之間。

可選地，所述陣列基板還包括：

有源層，所述有源層設于所述柵極絕緣層背離所述掃描線的表面，所述有源層投影于所述黑色矩陣層的形成投影輪廓，所述投影輪廓位于所述黑色矩陣層內；