[發明專利]一種半導體器件的形成方法及半導體器件

在審

• 申請號: 201910267999.9
• 申請日: 2019-04-03
• 公開（公告）號: CN111785687A
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 張煥云;吳健
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 上海德禾翰通律師事務所 31319
• 代理人: 侯莉

本發明公開了一種半導體器件的形成方法，包括：首先在襯底的一側形成第一區域和第二區域，且第一區域和第二區域內沉積有具有柵極溝槽的中間層，然后在中間層遠離襯底的一側及柵極溝槽的內壁上沉積柵極氧化層，接著在第二區域的柵極氧化層遠離襯底的一側沉積層間隔離層，并進行摻氮處理，最后去除第二區域的層間隔離層和柵極氧化層。相比于現有技術中多次循環進行雙柵氧工藝去除柵極氧化層的方法；本發明無需進行雙柵氧工藝即可去除柵極氧化層，避免了多次進行雙柵氧工藝造成的柵極溝槽增大、鰭部過高的問題，提高了半導體器件的性能。本發明還提供了一種性能更好的半導體器件。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體器件的形成方法及半導體器件。

背景技術

為了順應摩根定律的發展，并且滿足人們對各種電子產品擁有更小的體積，占用更小的空間，更加便于攜帶和操作的要求，半導體生產制造技術正在以高集成度、低功耗、高性能為目標快速發展。目前，雖然半導體工業已經進步到10nm甚至以下的制程節點，半導體器件的制備卻受到了各種物理極限的限制。

為了不斷提高電流對晶體管電路的驅動能力，并進一步抑制短溝道效應，半導體器件已經從平面型半導體器件發展到三維立體半導體器件，例如鰭式場效應晶體管(FinFET)。相比于平面型半導體器件，FinFET是用于20nm及以下工藝節點的先進半導體器件，因為立體的結構可以有效增大源極與柵極、柵極與漏極之間實際的距離大小，因此FinFET能夠有效地短溝道效應，還可以有效地提高在襯底上形成的半導體器件的密度，同時，FinFET中的柵極環繞鰭片設置，因此能從三個面來控制電流，因此FinFET器件對電流的控制能力也要由于平面型半導體器件。

在半導體集成電路中，各種器件需要同時集成在同一半導體襯底上，在半導體集成電路中通常包括核心電路(Core)和外圍電路(IO)，又稱為輸入輸出電路。核心電路的各器件對應于核心器件，外圍電路的各器件對應于外圍器件。對于靜態隨機存取存儲器(Static Random-Access Memory，SRAM)來說，核心電路對應于由存儲單元組成的存儲陣列，存儲單元存儲的信息則需要進行外圍電路進行操作。而在半導體集成電路的制造過程中，由于需要核心電路和外圍電路完成不同的工作，因此對核心器件區和外圍電路區的柵極介質層的要求是不同的。因此需要將核心電路區的柵極介質層，例如氧化物去除，而保留外圍電路區的柵極介質層。現有技術中，多通過雙柵氧工藝((Dual Gate Oxide，DGO)去除柵極介質層，但是雙柵氧工藝由于其工藝限制，可能無法一次去除所有的柵極介質層，因此需要進行多次；但是如果重復多次，則會使柵極溝槽增大，并且還會使襯底的厚度減小，使得鰭部的高度越來越高。而過大的柵極溝槽和過高的鰭部會降低芯片的運行速度，從而對半導體器件的性能造成影響。因此，為了解決上述問題，需要提出一種新的半導體器件的制造方法。

發明內容

本發明的目的在于解決現有技術中，半導體器件形成的性能不佳的問題。本發明提供了一種半導體器件的形成方法以及用這種方法制備得到的半導體器件，可有效地去除核心電路區的氧化層，提高半導體器件的性能。

為解決上述技術問題，本發明的實施方式公開了一種半導體器件的形成方法，包括：在襯底的一側形成第一區域和第二區域，第一區域和第二區域內沉積有具有柵極溝槽的中間層；在中間層遠離襯底的一側及柵極溝槽的內壁上沉積柵極氧化層；在第二區域的柵極氧化層遠離襯底的一側沉積層間隔離層；進行摻氮處理；去除第二區域的層間隔離層和柵極氧化層。

采用上述技術方案，通過沉積柵極氧化層和層間隔離層并進行摻氮處理，然后刻蝕去除柵極氧化層和層間隔離層。相比于現有技術中，多次循環進行雙柵氧工藝，以去除柵極氧化層，本發明無需進行雙柵氧工藝即可去除柵極氧化層，避免了多次進行雙柵氧工藝造成的柵極溝槽增大、鰭部過高的問題，柵極溝槽變小，可以使器件體積變小，鰭部降低可以使柵極對器件的控制能力變強，提高了半導體器件的性能。