[發(fā)明專利]存儲器驗(yàn)證電路以及驗(yàn)證方法

有效

• 申請?zhí)枺?/td>: 201910263759.1
• 申請日: 2019-04-03
• 公開（公告）號: CN110111833B
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計(jì)）人: 王林飛;韓鄭生;羅家俊;劉海南;邢劼思
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: G11C29/38
• 分類號: G11C29/38;G11C29/30;G11C29/56
• 代理公司: 北京華沛德權(quán)律師事務(wù)所 11302
• 代理人: 房德權(quán)

本發(fā)明公開了一種存儲器驗(yàn)證電路以及驗(yàn)證方法，所述驗(yàn)證電路包括塊譯碼器和兩個以上存儲模塊，每個存儲模塊包括行譯碼器、列譯碼器以及存儲陣列，每個存儲陣列包括呈陣列排布的存儲單元，屬于相同存儲陣列的存儲單元相同，屬于不同存儲陣列的存儲單元不同；塊譯碼器用于對塊地址信號進(jìn)行譯碼，以選通一個存儲模塊中的行譯碼器和列譯碼器；行譯碼器用于對行地址信號進(jìn)行譯碼，以選通所述行譯碼器所在存儲模塊中的存儲陣列的一行存儲單元；列譯碼器用于對列地址信號進(jìn)行譯碼，以選通所述列譯碼器所在存儲模塊中的存儲陣列的一列存儲單元。本發(fā)明提供的存儲器驗(yàn)證電路和驗(yàn)證方法，能夠提高存儲器驗(yàn)證的驗(yàn)證效率、降低存儲器驗(yàn)證的驗(yàn)證成本。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器技術(shù)領(lǐng)域，具體涉及一種存儲器驗(yàn)證電路以及驗(yàn)證方法。

背景技術(shù)

隨著人類向太空領(lǐng)域的不斷探索，宇宙飛船以及衛(wèi)星等航天設(shè)備所要面臨的輻射環(huán)境也越來越復(fù)雜。在這些復(fù)雜的輻射環(huán)境中，單粒子效應(yīng)的危害十分嚴(yán)重，可能造成航天設(shè)備的控制系統(tǒng)邏輯混亂。單粒子效應(yīng)是指單個高能粒子穿過微電子器件靈敏區(qū)時造成器件狀態(tài)非正常改變的一種輻射效應(yīng)，包括單粒子翻轉(zhuǎn)、單粒子鎖定、單粒子燒毀以及單粒子?xùn)艙舸┑取?/p>

靜態(tài)隨機(jī)存取存儲器(SRAM，Static Random Access Memory)是一種具有靜態(tài)存取功能的內(nèi)存，由于其具有讀寫速度快且無需進(jìn)行刷新的特點(diǎn)，靜態(tài)隨機(jī)存取存儲器作為高速緩存已經(jīng)被廣泛應(yīng)用。尤其是面向空間應(yīng)用的靜態(tài)隨機(jī)存取存儲器，其抗單粒子翻轉(zhuǎn)性能直接影響著航天設(shè)備控制系統(tǒng)的可靠性。在靜態(tài)隨機(jī)存取存儲器中，對單粒子翻轉(zhuǎn)最敏感的是具有鎖存結(jié)構(gòu)的存儲單元。依靠加速器產(chǎn)生的重粒子進(jìn)行單粒子翻轉(zhuǎn)的模擬實(shí)驗(yàn)，是一種驗(yàn)證靜態(tài)隨機(jī)存取存儲器抗單粒子翻轉(zhuǎn)性能的有效驗(yàn)證方法。然而，現(xiàn)有的驗(yàn)證靜態(tài)隨機(jī)存取存儲器抗單粒子翻轉(zhuǎn)性能的方法，只能同時驗(yàn)證一種存儲單元的抗單粒子翻轉(zhuǎn)性能，驗(yàn)證效率低，且驗(yàn)證成本較高。

發(fā)明內(nèi)容

本發(fā)明所要解決的是對存儲器進(jìn)行驗(yàn)證效率低、成本高的問題。

本發(fā)明通過下述技術(shù)方案實(shí)現(xiàn)：

一種存儲器驗(yàn)證電路，包括行譯碼器、列譯碼器以及存儲陣列，所述存儲陣列包括呈陣列排布的存儲單元，所述呈陣列排布的存儲單元被劃分為兩個以上存儲區(qū)域，屬于相同存儲區(qū)域的存儲單元相同，屬于不同存儲區(qū)域的存儲單元不同；

所述行譯碼器用于對行地址信號進(jìn)行譯碼，以選通所述存儲陣列的一行存儲單元；

所述列譯碼器用于對列地址信號進(jìn)行譯碼，以選通所述存儲陣列的一列存儲單元。

可選的，屬于不同存儲區(qū)域的存儲單元的電路結(jié)構(gòu)不同；或者，

屬于不同存儲區(qū)域的存儲單元的電路結(jié)構(gòu)相同、尺寸不同。

可選的，所述存儲器驗(yàn)證電路還包括讀取電路和控制電路；

所述讀取電路用于讀取每個存儲單元存儲的數(shù)據(jù)；

所述控制電路用于向所述列譯碼器和所述讀取電路提供讀寫控制信號。

可選的，所述每個存儲區(qū)域中的存儲單元數(shù)量均相同。

基于同樣的發(fā)明構(gòu)思，本發(fā)明還提供另一種存儲器驗(yàn)證電路，包括塊譯碼器和兩個以上存儲模塊，每個存儲模塊包括行譯碼器、列譯碼器以及存儲陣列，每個存儲陣列包括呈陣列排布的存儲單元，屬于相同存儲陣列的存儲單元相同，屬于不同存儲陣列的存儲單元不同；

所述塊譯碼器用于對塊地址信號進(jìn)行譯碼，以選通一個存儲模塊中的行譯碼器和列譯碼器；

所述行譯碼器用于對行地址信號進(jìn)行譯碼，以選通所述行譯碼器所在存儲模塊中的存儲陣列的一行存儲單元；

所述列譯碼器用于對列地址信號進(jìn)行譯碼，以選通所述列譯碼器所在存儲模塊中的存儲陣列的一列存儲單元。