[發明專利]一種基于FPGA的多任務處理系統及方法

有效

• 申請號: 201910251092.3
• 申請日: 2019-03-29
• 公開（公告）號: CN110083461B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 蘇慶會;吳世勇;王斌;李銀龍;楊光;余軍;武元杰;王凱霖;徐諾
• 申請（專利權）人: 鄭州信大捷安信息技術股份有限公司
• 主分類號: G06F9/54
• 分類號: G06F9/54;G06F9/50;G06F13/28
• 代理公司: 鄭州德勤知識產權代理有限公司 41128
• 代理人: 黃紅梅;黃軍委

本發明提供一種基于FPGA的多任務處理系統及方法，所述系統包括：FPGA芯片、主機和PCIE接口，PCIE接口連接FPGA芯片和主機，并在FPGA芯片與主機之間構建多個虛擬通道；FPGA芯片包括：DMA模塊、通道任務分配器、任務處理器及通道任務收集器；DMA模塊通過多個虛擬通道與主機進行數據交換，并對不同虛擬通道讀/寫請求按照預定的優先級關系進行控制；通道任務分配器用于接收各個虛擬通道的數據包并將其分配給任務處理器；任務處理器用于處理各虛擬通道中的數據包；通道任務收集器用于收集任務處理器處理過的數據包并將其按照預定的規則分配至對應的虛擬通道。本發明通過構建多個虛擬通道能夠有效提高數據傳輸效率，同時，解決了傳統單通道易出現數據擁塞的問題。

技術領域

本發明涉及計算機技術領域，具體涉及一種基于FPGA的多任務處理系統及方法。

背景技術

FPGA(Field-Programmable Gate Array)，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

PCIE(peripheral component interconnect express)作為一種高速數據傳輸總線和接口標準，通常用于連接FPGA與主機處理器，由于PCIE本身不支持多通道數據傳輸和處理，當系統中有大量任務需要傳輸處理時，單通道數據傳輸容易造成數據擁塞的現象，并且DMA在讀/寫數據時是依序進行的，不利于對數據傳輸和處理的分級管理。另外，如果有大量的某任務數據占據數據流的前端，則只有將該任務數據傳輸完成后，才能傳輸其它任務的數據，容易造成FPGA中的部分處理單元處于閑置狀態，資源利用率不高。

發明內容：

本發明針對上述問題，有必要提供一種基于FPGA的多任務處理系統及方法，支持多通道數據傳輸，實現對多任務數據的快速、有序的傳輸及處理。

本發明第一方面提出一種基于FPGA的多任務處理系統，包括：FPGA芯片、主機和PCIE接口，所述PCIE接口連接FPGA芯片和主機，并在FPGA芯片與主機之間構建多個虛擬通道；

所述FPGA芯片，包括：DMA模塊、通道任務分配器、任務處理器及通道任務收集器；

所述DMA模塊，通過多個虛擬通道與所述主機進行數據交換，并對不同虛擬通道讀/寫請求按照預定的優先級關系進行控制；

所述通道任務分配器，用于接收各個虛擬通道的數據包并將其分配給任務處理器；

所述任務處理器，包括多個處理單元，多個處理單元分別接收由所述通道任務分配器分配得到的數據包并進行處理；

所述通道任務收集器，用于收集任務處理器處理過的數據包并將其按照預定的規則分配至對應的虛擬通道。

進一步的，所述主機包括：多個主機發送緩沖區和多個主機接收緩沖區，且多個主機發送緩沖區、多個主機接收緩沖區及多個虛擬通道一一對應；

多個主機發送緩沖區，分別用于緩存待傳輸至FPGA芯片未處理的數據包；

多個主機接收緩沖區，分別用于接收經由FPGA芯片處理過的數據包。

進一步的，所述FPGA芯片還包括：多個虛擬通道命令字FIFO，且多個虛擬通道命令字FIFO與多個虛擬通道、多個主機發送緩沖區一一對應；

多個虛擬通道命令字FIFO，分別用于指示DMA模塊在對應的主機發送緩沖區中是否存在需要傳輸的數據包。

進一步的，所述FPGA芯片還包括：多個FPGA接收緩沖區和多個FPGA發送緩沖區，且多個FPGA接收緩沖區、多個FPGA發送緩沖區及多個虛擬通道一一對應；