[發(fā)明專利]一種基于FPGA的多任務(wù)處理系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 201910251092.3
• 申請日: 2019-03-29
• 公開（公告）號: CN110083461B
• 公開（公告）日: 2021-09-24
• 發(fā)明（設(shè)計）人: 蘇慶會;吳世勇;王斌;李銀龍;楊光;余軍;武元杰;王凱霖;徐諾
• 申請（專利權(quán)）人: 鄭州信大捷安信息技術(shù)股份有限公司
• 主分類號: G06F9/54
• 分類號: G06F9/54;G06F9/50;G06F13/28
• 代理公司: 鄭州德勤知識產(chǎn)權(quán)代理有限公司 41128
• 代理人: 黃紅梅;黃軍委

1.一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，包括：FPGA芯片、主機和PCIE接口，所述PCIE接口連接FPGA芯片和主機，并在FPGA芯片與主機之間構(gòu)建多個虛擬通道；

所述FPGA芯片，包括：DMA模塊、通道任務(wù)分配器、任務(wù)處理器及通道任務(wù)收集器；

所述DMA模塊，通過多個虛擬通道與所述主機進行數(shù)據(jù)交換，并對不同虛擬通道讀/寫請求按照預(yù)定的優(yōu)先級關(guān)系進行控制；

所述通道任務(wù)分配器，用于接收各個虛擬通道的數(shù)據(jù)包并將其分配給任務(wù)處理器；

通道任務(wù)分配器將接收緩沖區(qū)中數(shù)據(jù)包按照任務(wù)類型的不同分配給任務(wù)處理器進行任務(wù)的處理，并將處理后的數(shù)據(jù)包發(fā)送給通道任務(wù)收集器，通道任務(wù)收集器按照任務(wù)編號和虛擬通道的編號將處理后的數(shù)據(jù)包分配至原虛擬通道；所述數(shù)據(jù)包的包頭包括：任務(wù)類型、任務(wù)編號信息及任務(wù)所使用的虛擬通道的編號信息；

所述任務(wù)處理器，包括多個處理單元，多個處理單元分別接收由所述通道任務(wù)分配器分配得到的數(shù)據(jù)包并進行處理；

所述通道任務(wù)收集器，用于收集任務(wù)處理器處理過的數(shù)據(jù)包并將其按照預(yù)定的規(guī)則分配至對應(yīng)的虛擬通道；

多個虛擬通道分別對應(yīng)多個不同的用戶設(shè)備、功能需求，通道任務(wù)分配器根據(jù)數(shù)據(jù)包的任務(wù)處理需求，將其分配至對應(yīng)的處理單元。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，所述主機包括：多個主機發(fā)送緩沖區(qū)和多個主機接收緩沖區(qū)，且多個主機發(fā)送緩沖區(qū)、多個主機接收緩沖區(qū)及多個虛擬通道一一對應(yīng)；

多個主機發(fā)送緩沖區(qū)，分別用于緩存待傳輸至FPGA芯片未處理的數(shù)據(jù)包；

多個主機接收緩沖區(qū)，分別用于接收經(jīng)由FPGA芯片處理過的數(shù)據(jù)包。

3.根據(jù)權(quán)利要求2所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，所述FPGA芯片還包括：多個虛擬通道命令字FIFO，且多個虛擬通道命令字FIFO與多個虛擬通道、多個主機發(fā)送緩沖區(qū)一一對應(yīng)；

多個虛擬通道命令字FIFO，分別用于指示DMA模塊在對應(yīng)的主機發(fā)送緩沖區(qū)中是否存在需要傳輸?shù)臄?shù)據(jù)包。

4.根據(jù)權(quán)利要求1所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，所述FPGA芯片還包括：多個FPGA接收緩沖區(qū)和多個FPGA發(fā)送緩沖區(qū)，且多個FPGA接收緩沖區(qū)、多個FPGA發(fā)送緩沖區(qū)及多個虛擬通道一一對應(yīng)；

多個FPGA接收緩沖區(qū)，用于接收DMA模塊傳輸?shù)臄?shù)據(jù)包并進行緩存處理，以等待通道任務(wù)分配器讀取；

多個FPGA發(fā)送緩沖區(qū)，用于接收通道任務(wù)收集器傳輸?shù)臄?shù)據(jù)包并進行緩存處理，以等待DMA模塊讀取。

5.根據(jù)權(quán)利要求4所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，所述FPGA芯片還包括：多個虛擬通道狀態(tài)字FIFO，且多個虛擬通道狀態(tài)字FIFO與多個虛擬通道、多個FPGA發(fā)送緩沖區(qū)一一對應(yīng)；

多個虛擬通道狀態(tài)字FIFO，分別用于指示DMA模塊在對應(yīng)的FPGA發(fā)送緩沖區(qū)中是否存在需要傳輸?shù)臄?shù)據(jù)包。

6.根據(jù)權(quán)利要求1所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，所述FPGA芯片還包括：多個接收發(fā)送基地址寄存器組，且多個接收發(fā)送基地址寄存器組與多個虛擬通道一一對應(yīng)；

多個接收發(fā)送基地址寄存器組，分別用于存放多個主機發(fā)送緩沖區(qū)和多個主機接收緩沖區(qū)的基地址。

7.根據(jù)權(quán)利要求6所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，多個接收發(fā)送基地址寄存器組采用指示寄存器、發(fā)送數(shù)據(jù)基地址和接收數(shù)據(jù)基地址相結(jié)合的方法，以完成對寄存器組的賦值。

8.根據(jù)權(quán)利要求1-7任意一項所述的一種基于FPGA的多任務(wù)處理系統(tǒng)，其特征在于，每個虛擬通道支持多任務(wù)疊加傳輸，即每個虛擬通道中有不同任務(wù)類型的數(shù)據(jù)包。