[發明專利]3D NAND閃存及其制備方法

有效

• 申請號: 201910248967.4
• 申請日: 2019-03-29
• 公開（公告）號: CN110061008B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551;H01L27/11563;H01L27/11578
• 代理公司: 北京漢之知識產權代理事務所(普通合伙) 11479
• 代理人: 陳敏

1.一種3D NAND閃存，其特征在于，包括：

半導體襯底；

疊層結構，位于所述半導體襯底上，所述疊層結構包括交替疊置的柵間介質層及柵極層，所述柵間介質層包括氧化處理所述柵極層之間的絕緣介質層得到的交替疊置的第一漏電抑制層及第二漏電抑制層；

溝道通孔，位于所述疊層結構內；

功能側壁，位于所述溝道通孔的側壁表面；及

溝道層，位于所述溝道通孔內，且位于所述功能側壁的表面及所述溝道通孔的底部。

2.根據權利要求1所述的3D NAND閃存，其特征在于：所述功能側壁包括：

阻擋層，位于所述溝道通孔的側壁表面；

存儲層，位于所述阻擋層的表面；及

隧穿層，位于所述存儲層的表面。

3.根據權利要求2所述的3D NAND閃存，其特征在于，所述阻擋層包括高k介質層及阻擋疊層結構，所述高k介質層位于所述溝道通孔的表面，所述阻擋疊層結構位于所述高k介質層的表面，所述阻擋疊層結構包括沿所述阻擋疊層結構厚度方向交替疊置的氧化物層及氮氧化物層；所述存儲層包括沿厚度方向交替疊置的氮化物層及氮氧化物層；所述隧穿層包括沿厚度方向間隔排布的氧化物層及位于所述氧化物層之間的氮氧化物疊層結構。

4.根據權利要求1所述的3D NAND閃存，其特征在于：所述3DNAND閃存還包括：

柵極間隙，位于所述疊層結構內，所述柵極間隙貫穿所述疊層結構并延伸至所述半導體襯底內；

源極區域，位于所述半導體襯底內，且位于所述柵極間隙的底部；

共源線，位于所述柵極間隙內，且與所述源極區域相連接；

絕緣隔離層，位于所述柵極間隙內，且位于所述共源線與所述疊層結構之間；

填充絕緣層，填充于所述溝道通孔內，且位于所述溝道層的表面。

5.根據權利要求1所述的3D NAND閃存，其特征在于：所述3DNAND閃存還包括黏附層，所述黏附層位于所述柵極層與所述柵間介質層之間及所述柵極層與所述功能側壁之間。

6.根據權利要求1所述的3D NAND閃存，其特征在于：所述第一漏電抑制層包括氧化物層，所述第二漏電抑制層包括氮氧化物層。

7.根據權利要求6所述的3D NAND閃存，其特征在于：所述第一漏電抑制層包括氧化硅層且所述第二漏電抑制層包括氮氧化硅層，或所述第一漏電抑制層包括氧化鉿層且所述第二漏電抑制層包括氮氧化鉿層。

8.根據權利要求1所述的3D NAND閃存，其特征在于：所述柵間介質層還包括絕緣介質層，所述絕緣介質層位于所述第一漏電抑制層與所述第二漏電抑制層交替疊置的疊層結構內。

9.一種3D NAND閃存的制備方法，其特征在于，包括如下步驟：

提供半導體襯底，所述半導體襯底上形成有疊層結構，所述疊層結構包括交替疊置的犧牲層及絕緣介質層；

于所述疊層結構內形成溝道通孔；

于所述溝道通孔的側壁表面形成功能側壁，并于所述功能側壁的表面及所述溝道通孔的底部形成溝道層；

于所述疊層結構內形成柵極間隙；

基于所述柵極間隙去除所述犧牲層，以形成犧牲間隙；

于相鄰所述犧牲間隙之間及所述犧牲間隙與所述半導體襯底之間形成柵間介質層，所述柵間介質層包括交替疊置的第一漏電抑制層及第二漏電抑制層，采用濕氧氧化工藝或干氧氧化工藝對所述絕緣介質層進行氧化處理，以將所述絕緣介質層氧化而形成所述柵間介質層；及

于所述犧牲間隙內形成柵極層。

10.根據權利要求9所述的3D NAND閃存的制備方法，其特征在于，所述溝道通孔的側壁包括豎直側壁。