[發明專利]一種基于4-Booth編碼的低功耗乘法器

有效

• 申請號: 201910238829.8
• 申請日: 2019-03-27
• 公開（公告）號: CN110058840B
• 公開（公告）日: 2022-11-25
• 發明（設計）人: 余寧梅;馬文恒;高鈺迪;黃自力;張文東;劉和娜
• 申請（專利權）人: 西安理工大學
• 主分類號: G06F7/523
• 分類號: G06F7/523
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 燕肇琪

1.一種基于4-Booth編碼的低功耗乘法器，其特征在于，包括由至少兩個編碼器并聯組成的編碼器組，所述編碼器組的輸入端連接有位選擇器，所述位選擇器的輸入端分別與乘數輸入端口、被乘數輸入端口連接，所述位選擇器的輸入端與乘數輸入端口、被乘數輸入端口之間分別連接有第一Power gating 開關，所述第一Power gating 開關用于根據輸入的乘數或被乘數是否為零而開通或關閉電路，所述編碼器組控制補碼信號輸出部分積，所述編碼器組的輸出端通過第二Power gating 開關與壓縮器的輸入端連接，所述第二Powergating根據編碼器組生成部分積的最大延遲開通電路，所述壓縮器的輸出端通過第三Power gating 開關與超前進位加法器的輸入端連接，所述第三Power gating 開關用以接收壓縮器最終輸出的偽和、進位信號而開通電路，所述超前進位加法器的輸出端輸出被乘數與乘數的乘積。

2.如權利要求1所述的一種基于4-Booth編碼的低功耗乘法器，其特征在于，所述編碼器具有三個數據輸入端，每個所述編碼器的三個數據輸入端均與所述位選擇器的輸出端連接，每個所述編碼器的輸出端均與第二Power gating 開關連接。

3.如權利要求1所述的一種基于4-Booth編碼的低功耗乘法器，其特征在于，所述編碼器邏輯電路包括三輸入與門，所述三輸入與門的三個輸入端為編碼器的輸入端，所述三輸入與門的輸出端與保留進位加法器的輸入端連接，所述三輸入與門的三個輸入端通過寄存器Ⅰ與所述保留進位加法器的輸入端連接，所述寄存器Ⅰ輸出位選擇器輸出信號對應的Ei，所述保留進位加法器的偽和信號輸出端與寄存器Ⅱ的輸入端連接，所述寄存器Ⅱ的輸出端與移位寄存器的輸入端連接，所述移位寄存器輸出部分積，所述三輸入與門的輸出端與所述移位寄存器之間連接有控制補碼參與電路，所述控制補碼參與電路用以控制補碼參與部分積的形成。

4.如權利要求3所述的一種基于4-Booth編碼的低功耗乘法器，其特征在于，所述控制補碼參與電路包括寄存器Ⅲ，所述寄存器Ⅲ與所述三輸入與門的輸出端之間連接有反相器，所述反相器的輸入端與所述三輸入與門的輸出端連接，所述寄存器Ⅲ的輸出端通過二選一選擇器與所述移位寄存器的輸入端連接，所述二選一選擇器連接有第四power gating開關，所述第四power gating開關還通過補碼電路與所述二選一選擇器連接，所述補碼電路產生用到補碼計算的部分積，所述第四power gating開關用以控制補碼電路的開通和選通。

5.如權利要求1所述的一種基于4-Booth編碼的低功耗乘法器，其特征在于，所述壓縮器采用多個保留進位加法器構成的華萊士樹形壓縮器，所述華萊士樹形壓縮器中每級壓縮電路連接有第五power gating開關，所述第五power gating開關用以控制本級壓縮電路的開通與關斷，每級所述第五power gating開關均與下一級所述第五power gating開關串聯，每級所述第五power gating開關通過本級壓縮電路的最大計算時延來控制下一級第五power gating開關的開通，所述華萊士樹形壓縮器中每個保留進位加法器均連接有第六power gating開關，所述第六power gating開關用以控制保留進位加法器的開通與關斷。