[發明專利]掩膜板組件及掩膜板組件拼接精度的檢測方法

有效

• 申請號: 201910231879.3
• 申請日: 2019-03-26
• 公開（公告）號: CN110058486B
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 楊華東;張鵬記;林超;王建禹
• 申請（專利權）人: 云谷（固安）科技有限公司
• 主分類號: G03F1/44
• 分類號: G03F1/44
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 彭瓊

本發明公開了一種掩膜板組件及掩膜板組件拼接精度的檢測方法，掩膜板組件包括兩個以上的掩膜板，兩個以上的掩膜板能夠相拼接形成預設的掩膜圖案，掩膜板包括：基底層，包括掩膜區以及環繞在掩膜區周側的非掩膜區，掩膜區包括用于拼接形成掩膜圖案的掩膜圖案單元，非掩膜區包括用于拼接的拼接區域；以及電阻層，設置于拼接區域且沿平行于拼接界面的第一方向延伸預定寬度；其中，相鄰兩個掩膜板的電阻層對接形成待測電阻，待測電阻的電阻值與對接接觸面積的大小成反比。本發明提供的掩膜板組件及掩膜板組件拼接精度的檢測方法，能夠直觀、有效地監測掩膜板組件的拼接精度。

技術領域

本發明涉及顯示技術領域，具體涉及一種掩膜板組件及掩膜板組件拼接精度的檢測方法。

背景技術

在顯示面板開發，特別是中、大尺寸顯示面板開發的過程中(如車載顯示面板等)，在陣列基板制備時，由于曝光機設備、掩膜板(mask)尺寸小等條件受限，常需要進行掩膜板拼接曝光。拼接精度低會造成曝光圖形異常，導致顯示面板在顯示過程中出現暗線、亮線等問題。

如何直觀、有效地對掩膜板拼接精度進行測量和監控，成為亟待解決的技術難題。

發明內容

本發明實施例提供一種掩膜板組件及掩膜板組件拼接精度的檢測方法，旨在直觀、有效地測量和監控掩膜板組件的拼接精度。

本發明實施例第一方面提供一種掩膜板組件，掩膜板組件包括兩個以上的掩膜板，兩個以上的掩膜板能夠相拼接以形成預設的掩膜圖案，掩膜板包括：基底層，包括掩膜區以及環繞在掩膜區周側的非掩膜區，掩膜區包括用于拼接形成掩膜圖案的掩膜圖案單元，非掩膜區包括用于拼接的拼接區域；以及電阻層，設置于拼接區域且沿平行于拼接界面的第一方向延伸預定寬度；其中，相鄰兩個掩膜板的電阻層對接形成待測電阻，待測電阻的電阻值與對接接觸面積的大小成反比。

根據本發明實施例的一個方面，電阻層包括多個電阻線，多個電阻線沿第一方向依次間隔設置于非掩膜區，每個電阻線沿第一方向具有預定線寬；其中，相鄰兩個掩膜板的多個電阻線一一對應對接并且串聯連接形成待測電阻。

根據本發明實施例的一個方面，相鄰兩個掩膜板的電阻層對接形成的待測電阻呈蛇形。

根據本發明實施例的一個方面，拼接區域包括沿第二方向位于掩膜區兩側的第一區域和第二區域，第一區域設有多個電阻線，第二區域設有多個電阻線，第二方向與第一方向相交；一個掩膜板中第一區域的多個電阻線與另一個掩膜板中第二區域的多個電阻線相對接形成待測電阻。

根據本發明實施例的一個方面，拼接區域具有沿第一方向延伸的側邊緣，掩膜板通過側邊緣進行拼接，電阻線在側邊緣具有引出端點。

根據本發明實施例的一個方面，在側邊緣，引出端點的數量大于或等于100，和/或，相鄰兩個引出端點之間的間距大于或等于3μm。

根據本發明實施例的一個方面，電阻線的預定線寬小于或等于3μm；

和/或，電阻線的厚度為小于或等于3μm；

和/或，電阻線的預定線寬與待測電阻的總長度之比為1:10000～1:1000。

根據本發明實施例的一個方面，相鄰兩個掩膜板中包括兩個測試觸點，兩個測試觸點分別連接于待測電阻的兩端，兩個測試觸點設置于同一掩膜板或分設于兩個掩膜板。

根據本發明實施例的一個方面，電阻層所采用材料的電阻率為10^-4Ω·cm～10⁹Ω·cm，優選為半導體材料，更優選為多晶硅和/或銦鎵鋅氧化物。

本發明實施例另一方面提供一種掩膜板組件拼接精度的檢測方法，方法包括：