[發明專利]掩膜板組件及掩膜板組件拼接精度的檢測方法

有效

• 申請號: 201910231879.3
• 申請日: 2019-03-26
• 公開（公告）號: CN110058486B
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 楊華東;張鵬記;林超;王建禹
• 申請（專利權）人: 云谷（固安）科技有限公司
• 主分類號: G03F1/44
• 分類號: G03F1/44
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 彭瓊

1.一種掩膜板組件，其特征在于，包括兩個以上的掩膜板，兩個以上的所述掩膜板能夠相拼接以形成預設的掩膜圖案，所述掩膜板包括：

基底層，包括掩膜區以及環繞在所述掩膜區周側的非掩膜區，所述掩膜區包括用于拼接形成所述掩膜圖案的掩膜圖案單元，所述非掩膜區包括用于拼接的拼接區域；以及

電阻層，設置于所述拼接區域且沿平行于拼接界面的第一方向延伸預定寬度；

其中，相鄰兩個所述掩膜板的所述電阻層對接形成待測電阻，所述待測電阻的電阻值與對接接觸面積的大小成反比。

2.根據權利要求1所述的掩膜板組件，其特征在于，所述電阻層包括多個電阻線，多個所述電阻線沿所述第一方向依次間隔設置于所述拼接區域，每個所述電阻線沿所述第一方向具有預定線寬；

其中，相鄰兩個所述掩膜板的多個所述電阻線一一對應對接并且串聯連接形成所述待測電阻。

3.根據權利要求2所述的掩膜板組件，其特征在于，相鄰兩個所述掩膜板的所述電阻層對接形成的所述待測電阻呈蛇形。

4.根據權利要求2或3所述的掩膜板組件，其特征在于，所述拼接區域包括沿第二方向位于所述掩膜區兩側的第一區域和第二區域，所述第一區域設有多個所述電阻線，所述第二區域設有多個所述電阻線，所述第二方向與所述第一方向相交；

一個所述掩膜板中所述第一區域的多個所述電阻線與另一個所述掩膜板中所述第二區域的多個所述電阻線相對接形成所述待測電阻。

5.根據權利要求2所述的掩膜板組件，其特征在于，所述拼接區域具有沿所述第一方向延伸的側邊緣，所述掩膜板通過所述側邊緣進行拼接，所述電阻線在所述側邊緣具有引出端點。

6.根據權利要求5所述的掩膜板組件，其特征在于，在所述側邊緣，所述引出端點的數量大于或等于100，和/或，相鄰兩個所述引出端點之間的間距大于或等于3μm。

7.根據權利要求2所述的掩膜板組件，其特征在于，所述電阻線的所述預定線寬小于或等于3μm；

和/或，所述電阻線的厚度小于或等于3μm；

和/或，所述電阻線的所述預定線寬與所述待測電阻的總長度之比為1:10000～1:1000。

8.根據權利要求1所述的掩膜板組件，其特征在于，相鄰兩個所述掩膜板中包括兩個測試觸點，兩個所述測試觸點分別連接于所述待測電阻的兩端，兩個所述測試觸點設置于同一所述掩膜板或分設于兩個所述掩膜板。

9.根據權利要求1所述的掩膜板組件，其特征在于，所述電阻層所采用材料的電阻率為10^-4Ω·cm～10⁹Ω·cm。

10.根據權利要求9所述的掩膜板組件，其特征在于，所述電阻層的材料為半導體材料。

11.根據權利要求10所述的掩膜板組件，其特征在于，所述電阻層的材料為多晶硅和/或銦鎵鋅氧化物。

12.一種掩膜板組件拼接精度的檢測方法，其特征在于，包括：

提供兩個以上的掩膜板，所述掩膜板包括基底層及電阻層，所述基底層包括掩膜區以及環繞在所述掩膜區周側的非掩膜區，所述掩膜區包括掩膜圖案單元，所述非掩膜區包括用于拼接的拼接區域，所述電阻層設置于所述拼接區域且沿平行于拼接界面的第一方向延伸預定寬度；

拼接兩個以上的所述掩膜板，使所述掩膜圖案單元拼接形成預設的掩膜圖案，相鄰兩個所述掩膜板的所述電阻層則相對接形成待測電阻；

檢測所述待測電阻的電阻值；

根據所述電阻值確定相鄰兩個所述掩膜板的拼接精度。