[發明專利]MOSFET器件的應力效應參數抽取與計算方法

有效

• 申請號: 201910231063.0
• 申請日: 2019-03-26
• 公開（公告）號: CN109977539B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 趙梓夷;楊婷;李浩然
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;H01L21/66
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明涉及一種MOSFET器件的應力效應參數抽取與計算方法，涉及集成電路設計和制造領域，通過抽取半導體器件版圖中同一MOSFET器件的基礎參數；利用所述基礎參數對半導體器件版圖中同一MOSFET器件的各個子柵擴散區長度(LOD)參數進行計算；以及利用所述各個子柵擴散區長度參數進行等效計算得到同一MOSFET器件的等效LOD參數的步驟得到MOSFET器件的應力效應參數，不僅能對LOD參數進行精確抽取與計算，且同時降低設計難度，提高設計靈活性，提高開發效率。

技術領域

本發明涉及集成電路設計和制造領域，尤其涉及一種MOSFET器件的應力效應參數抽取與計算方法。

背景技術

在集成電路設計和制造領域，器件敏感性對設計有很大的挑戰。隨著集成電路設計與制造技術的不斷發展與進步，淺溝槽隔離技術(shallow?trench?isolation，STI)的應用早已普及。近年來，隨著工藝節點不斷降低，隨之產生的應力效應(mechanical?stresseffect)會對金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor?FieldEffect?Transistor，MOSFET)器件的各項性能產生重要影響，如遷移率，開啟電壓，飽和電流等。因此，MOSFET器件的應力效應參數抽取與計算非常重要。

MOSFET器件的應力效應版圖參數，主要體現為擴散區長度LOD(Length?ofdiffusion)這一參數，因此業界也將應力效應稱之為LOD效應。在集成電路設計過程中，設計者會利用設計版圖布局比原理圖LVS(Layout?Versus?Schematics)物理驗證文件提取出實際版圖中MOSFET器件的應力效應(LOD)參數，將此參數帶入仿真器進行后期仿真，得到符合實際器件性能的反饋結果，從而進一步優化設計參數。因此，LVS提取應力效應參數與計算的準確極大影響器件的仿真結果，從而影響設計的成敗。

發明內容

本發明的目的在于提供一種MOSFET器件的應力效應參數抽取與計算方法，能對LOD參數進行精確抽取與計算，且同時降低設計難度，提高設計靈活性，提高開發效率。

本發明提供的MOSFET器件的應力效應參數抽取與計算方法，包括：S1：抽取半導體器件版圖中同一MOSFET器件的基礎參數；S2：利用所述基礎參數對半導體器件版圖中同一MOSFET器件的各個子柵擴散區長度(LOD)參數進行計算；以及S3：利用所述各個子柵擴散區長度參數進行等效計算得到同一MOSFET器件的等效LOD參數。

更進一步的，所述MOSFET器件為多柵極、漏源共用的MOSFET器件。

更進一步的，所述MOSFET器件位于一半導體襯底的擴散區內，其中，所述半導體襯底上包括淺溝槽隔離區，以及位于所述淺溝槽隔離區之間的擴散區，在所述擴散區內形成由多個子柵和位于所述多個子柵兩側的漏極和源極構成所述MOSFET器件。

更進一步的，步驟S1中所述基礎參數包括：MOSFET器件最左側子柵與所述擴散區左側之間的距離sa、MOSFET器件最右側子柵與所述擴散區右側之間的距離sb、各所述子柵間的間距sd、所述子柵的溝道長度(lf)以及所述子柵的數量(nf)。

更進一步的，步驟S2中包括計算每一根子柵距離擴散區左側的長度Sai，以及每一根子柵距離擴散區右側的長度Sbi，i為大于等于2且小于等于nf的整數。

更進一步的，計算每一根子柵距離擴散區左側的長度Sai，以及每一根子柵距離擴散區右側的長度Sbi的計算公式為：

Sai＝sa+(i-1)*(lf+sd)

Sbi＝sb+(i-1)*(lf+sd)