[發明專利]用于確定芯片貼裝數據的方法和裝置

有效

• 申請號: 201910229235.0
• 申請日: 2019-03-25
• 公開（公告）號: CN109936923B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 任超;武正輝;顧滄海;何永占
• 申請（專利權）人: 北京百度網訊科技有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K3/30;H01L21/56
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 王達佐;馬曉亞

本公開實施例公開了用于確定芯片貼裝數據的方法和裝置。該用于確定芯片貼裝數據的方法包括：獲取封裝芯片的芯片端形變曲線和PCB端形變曲線；確定芯片端形變曲線和PCB端形變曲線之間的形變間隙；基于形變間隙和貼裝參數調整策略，生成貼裝工藝的參數調整信息。本公開實施例的用于確定芯片貼裝數據的方法和裝置，提高了設計封裝芯片的貼裝工藝的效率，并且由于根據封裝芯片承受應力后發生的形變進行了結構改進，可以提高貼裝后的封裝芯片承受應力的能力。

技術領域

本公開涉及計算機技術領域，具體涉及計算機網絡技術領域，尤其涉及用于確定芯片貼裝數據的方法和裝置。

背景技術

隨著電子產品多功能、高性能、小體積的需求趨勢，芯片的封裝也逐步向高集成、多I/O方向發展，為了滿足需求，越來越多的芯片設計采用球柵陣列(BGA)封裝。

BGA封裝解決了芯片高密集信號傳輸問題，但由于其天然焊球體積小，也帶來兩個需要在印制電路板(PCB)/印制電路板(PCBA)段重點關注的問題：保證BGA焊點牢固性；以及，避免表面貼裝技術(SMT)制程中形變應力對焊點或芯片本體造成損傷。

一些功能強大的ASIC芯片由于不適于2D(DIMENSIONAL)或3D(DIMENSIONAL)封裝，又需要解決集成度和信號傳輸的問題，需要采用更前沿的2.5D(DIMENSIONAL)封裝。該封裝由于增加了一個硅中介層(Si-interposer)載板用以完成運算和數據交流，此載板的尺寸會遠大于常規芯片封裝內部半導體芯片裸片(DIE)。Si材質非常脆弱，耐應力性能差，大尺寸芯片會采用更大尺寸Si-interposer，因此對焊接過程中芯片、板卡的形變提出更高要求。

發明內容

本公開實施例提供了用于確定芯片貼裝數據的方法和裝置。

第一方面，本公開實施例提供了一種用于確定芯片貼裝數據的方法，包括：獲取封裝芯片的芯片端形變曲線和PCB端形變曲線；確定芯片端形變曲線和PCB端形變曲線之間的形變間隙；基于形變間隙和貼裝參數調整策略，生成貼裝工藝的參數調整信息。

在一些實施例中，獲取封裝芯片的芯片端形變曲線和PCB端形變曲線包括：獲取封裝芯片的芯片端和PCB端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度；基于芯片端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度，確定封裝芯片的芯片端形變曲線；基于PCB端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度，確定封裝芯片的PCB端形變曲線。

在一些實施例中，貼裝參數調整策略包括以下至少一項：響應于形變間隙中存在小于標準間隙的形變間隙，生成以下貼裝工藝的參數調整信息：在小于標準間隙的形變間隙所對應的PCB端的區域，減小PCB焊盤的尺寸、減小PCB阻焊膜的開孔的尺寸，并減小用于表面貼裝的鋼網開孔的尺寸；響應于形變間隙中存在大于標準間隙的形變間隙，生成以下貼裝工藝的參數調整信息：在大于標準間隙的形變間隙所對應的PCB端的區域，增大PCB焊盤的尺寸、增大PCB阻焊膜的開孔的尺寸，并增大用于表面貼裝的鋼網開孔的尺寸；以及響應于形變間隙中存在大于標準間隙的形變間隙，生成以下貼裝工藝的參數調整信息：在大于標準間隙的形變間隙所對應的PCB端的區域，基于芯片端的管腳中心距，隨形變間隙的增大而增大PCB焊盤的尺寸，并且PCB焊盤采用阻焊層定義焊盤。

在一些實施例中，方法還包括：響應于生成貼裝工藝的參數調整信息，輸出貼裝工藝的參數調整信息。

在一些實施例中，方法還包括：響應于生成貼裝工藝的參數調整信息，輸出貼裝工藝的參數調整信息和以下至少一項工藝調整信息：在采用表面貼裝技術貼裝封裝芯片時，采用測試載具以降低測試形變；以及在芯片端的邊緣增加邊緣鍵合工藝。

在一些實施例中，測試載具包括帶卡扣載具；和/或邊緣鍵合工藝包括采用UV膠連接芯片端的邊緣與PCB端。

在一些實施例中，封裝芯片為2D封裝芯片、2.5D封裝芯片或3D封裝芯片。