[發明專利]用于確定芯片貼裝數據的方法和裝置

有效

• 申請號: 201910229235.0
• 申請日: 2019-03-25
• 公開（公告）號: CN109936923B
• 公開（公告）日: 2020-10-13
• 發明（設計）人: 任超;武正輝;顧滄海;何永占
• 申請（專利權）人: 北京百度網訊科技有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00;H05K3/30;H01L21/56
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 王達佐;馬曉亞

1.一種用于確定芯片貼裝數據的方法，包括：

獲取封裝芯片的芯片端形變曲線和PCB端形變曲線；其中，所述芯片端形變曲線和所述PCB端形變曲線為針對具有機械應力的場景所發生的形變而生成；

確定所述芯片端形變曲線和所述PCB端形變曲線之間的形變間隙；

基于所述形變間隙和貼裝參數調整策略，生成貼裝工藝的參數調整信息。

2.根據權利要求1所述的方法，其中，所述獲取封裝芯片的芯片端形變曲線和PCB端形變曲線包括：

獲取封裝芯片的芯片端和PCB端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度；

基于所述芯片端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度，確定所述封裝芯片的芯片端形變曲線；

基于所述PCB端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度，確定所述封裝芯片的PCB端形變曲線。

3.根據權利要求1-2任意一項所述的方法，其中，所述貼裝參數調整策略包括以下至少一項：

響應于所述形變間隙中存在小于標準間隙的形變間隙，生成以下貼裝工藝的參數調整信息：在所述小于標準間隙的形變間隙所對應的PCB端的區域，減小PCB焊盤的尺寸、減小PCB阻焊膜的開孔的尺寸，并減小用于表面貼裝的鋼網開孔的尺寸；

響應于所述形變間隙中存在大于標準間隙的形變間隙，生成以下貼裝工藝的參數調整信息：在所述大于標準間隙的形變間隙所對應的PCB端的區域，增大PCB焊盤的尺寸、增大PCB阻焊膜的開孔的尺寸，并增大用于表面貼裝的鋼網開孔的尺寸；以及

響應于所述形變間隙中存在大于標準間隙的形變間隙，生成以下貼裝工藝的參數調整信息：在所述大于標準間隙的形變間隙所對應的PCB端的區域，基于所述芯片端的管腳中心距，隨所述形變間隙的增大而增大PCB焊盤的尺寸，并且所述PCB焊盤采用阻焊層定義焊盤。

4.根據權利要求1所述的方法，其中，所述方法還包括：響應于生成貼裝工藝的參數調整信息，輸出貼裝工藝的參數調整信息。

5.根據權利要求1所述的方法，其中，所述方法還包括：

響應于生成貼裝工藝的參數調整信息，輸出貼裝工藝的參數調整信息和以下至少一項工藝調整信息：

在采用表面貼裝技術貼裝所述封裝芯片時，采用測試載具以降低測試形變；以及

在所述芯片端的邊緣增加邊緣鍵合工藝。

6.根據權利要求5所述的方法，其中，所述測試載具包括帶卡扣載具；和/或

所述邊緣鍵合工藝包括采用UV膠連接所述芯片端的邊緣與所述PCB端。

7.根據權利要求1所述的方法，其中，所述封裝芯片為2D封裝芯片、2.5D封裝芯片或3D封裝芯片。

8.根據權利要求7所述的方法，其中，所述2.5D封裝芯片的芯片端包括：從下至上依次設置的散熱器層、硅中介層和晶片。

9.一種用于確定芯片貼裝數據的裝置，包括：

曲線獲取單元，被配置成獲取封裝芯片的芯片端形變曲線和PCB端形變曲線；其中，所述芯片端形變曲線和所述PCB端形變曲線為針對具有機械應力的場景所發生的形變而生成；

間隙確定單元，被配置成確定所述芯片端形變曲線和所述PCB端形變曲線之間的形變間隙；

信息生成單元，被配置成基于所述形變間隙和貼裝參數調整策略，生成貼裝工藝的參數調整信息。

10.根據權利要求9所述的裝置，其中，所述曲線獲取單元進一步被配置成：

獲取封裝芯片的芯片端和PCB端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度；

基于所述芯片端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度，確定所述封裝芯片的芯片端形變曲線；

基于所述PCB端在工作溫度區間的工作曲翹度和在測試溫度區間的測試曲翹度，確定所述封裝芯片的PCB端形變曲線。