[發明專利]一種記憶體結構及其制造方法

在審

• 申請號: 201910216042.1
• 申請日: 2019-03-21
• 公開（公告）號: CN109935591A
• 公開（公告）日: 2019-06-25
• 發明（設計）人: 張明豐
• 申請（專利權）人: 江蘇時代全芯存儲科技股份有限公司;江蘇時代芯存半導體有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種記憶體結構，其特征在于，包含：

一基板；

一浮柵介電層，位于該基板之上；

一第一浮柵及一第二浮柵，位于該浮柵介電層之上，其中該第一浮柵及該第二浮柵通過一第一凹槽彼此分離，且該第一凹槽具有一第一側壁；

一第一控制柵極堆疊及一第二控制柵極堆疊，分別位于該第一浮柵及該第二浮柵之上，其中該第一控制柵極堆疊及該第二控制柵極堆疊通過一第二凹槽彼此分離，且該第二凹槽具有一第二側壁由該第一凹槽的該第一側壁凹陷；

一選擇柵極介電層共形地覆蓋該第一凹槽及該第二凹槽；以及

一選擇柵極，覆蓋該選擇柵極介電層，其中該選擇柵極具有一底部部分填充于該第一凹槽中，以及一頂部部分填充于該第二凹槽中。

2.根據權利要求1所述的記憶體結構，其特征在于，該第一浮柵及該第二浮柵分別具有一尖端突出于該第一控制柵極堆疊的一側壁及該第二控制柵極堆疊的一側壁，且所述尖端朝向該第一凹槽。

3.根據權利要求1所述的記憶體結構，其特征在于，該選擇柵極的該頂部部分具有一寬度大于該選擇柵極的該底部部分的一寬度。

4.根據權利要求1所述的記憶體結構，其特征在于，該第一控制柵極堆疊具有一寬度小于該第一浮柵的一寬度，且該第二控制柵極堆疊具有一寬度小于該第二浮柵的一寬度。

5.根據權利要求1所述的記憶體結構，其特征在于，該基板包含多個源極/漏極區域，且該第一浮柵、該第二浮柵及該選擇柵極位于兩相鄰的所述源極/漏極區域之間。

6.根據權利要求1所述的記憶體結構，其特征在于，該第一控制柵極堆疊包含：

一第一控制柵極介電層，位于該第一浮柵之上；

一第一控制柵極，位于該第一控制柵極介電層之上；

一第一間隔層，位于該第一控制柵極之上；以及

一第一間隙壁，位于該第一浮柵之上，并貼附于該第一控制柵極介電層、該第一控制柵極及該第一間隔層的一共同側壁，其中該選擇柵極介電層覆蓋該第一間隙壁。

7.根據權利要求1所述的記憶體結構，其特征在于，該第二控制柵極堆疊包含：

一第二控制柵極介電層，位于該第二浮柵之上；

一第二控制柵極，位于該第二控制柵極介電層之上；

一第二間隔層，位于該第二控制柵極之上；以及

一第二間隙壁，位于該第二浮柵之上，并貼附于該第二控制柵極介電層、該第二控制柵極及該第二間隔層的一共同側壁，其中該選擇柵極介電層覆蓋該第二間隙壁。

8.一種記憶體結構的制造方法，其特征在于，包含：

形成一前驅基板，該前驅基板包含：

一圖案化基板，具有多個高地部分及多個溝渠，其中各該溝渠分隔相鄰的所述高地部分；

一浮柵介電材料層，位于該圖案化基板之上，其中該浮柵介電材料層包含一溝渠介電層填滿所述多個溝渠；

一浮柵層，位于該圖案化基板的各該高地部分之上；

一控制柵極介電材料層，共形地覆蓋該浮柵層及該溝渠介電層；

一控制柵極材料層，位于該控制柵極介電材料層之上；以及

一間隔材料層，位于該控制柵極材料層之上；

蝕刻該間隔材料層、該控制柵極材料層及該控制柵極介電材料層以形成多個堆疊結構位于該浮柵層之上；

形成一間隙材料層共形地覆蓋所述多個堆疊結構；

蝕刻該間隙材料層及該浮柵層，以形成一圖案化間隙材料層及一圖案化浮柵層，其中該圖案化間隙材料層位于各該堆疊結構的相對兩側，該圖案化浮柵層具有多個第一凹槽暴露該浮柵介電材料層的一部分；

蝕刻該圖案化間隙材料層以形成多個間隙壁及多個第二凹槽暴露該圖案化浮柵層的一部分；

形成一選擇柵極介電層共形地覆蓋所述多個第一凹槽及所述多個第二凹槽；

形成多個選擇柵極于所述多個第一凹槽及所述多個第二凹槽中；以及

蝕刻所述多個堆疊結構、該圖案化浮柵層、及該浮柵介電材料層以形成多個雙位元記憶體結構。