[發明專利]一種多余度模塊同步方法及裝置

在審

• 申請號: 201910209069.8
• 申請日: 2019-03-19
• 公開（公告）號: CN110046124A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 唐甜
• 申請（專利權）人: 西安聯飛智能裝備研究院有限責任公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 丁蕓;馬敬

本發明實施例提供了一種多余度模塊同步方法及裝置，應用于兩個以上余度模塊，所述方法包括：針對每個余度模塊，每次到達任務周期的起始時間點，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平；在起始時間點之后的第一預設時間段內，判定第一次握手同步成功；在第一次握手結束時，針對每一余度模塊，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送與邏輯電平表示邏輯相反的相反電平；在第一次握手結束時刻之后的第二預設時間段內，判定第二次握手同步成功。由于在執行任務過程中，每間隔一個任務周期，會對每個余度模塊的第一同步電路進行同步，這樣減少余度模塊間的累積誤差。

技術領域

本發明涉及控制計算機領域，特別是涉及一種多余度模塊同步方法及裝置。

背景技術

余度技術可以使用多個相同的功能模塊，接受相同的信息，通過余度表決和檢測來獲取功能模塊的工作狀態。應用于余度技術的多余度模塊是用于多個相同的功能模塊，結束相同任務，從而提高任務可靠性。

目前采用同一個時鐘源和復位源驅動多個余度的功能模塊(以下簡稱余度模塊)來達到實現余度模塊間同步運行，具體的：每個余度模塊的時鐘輸入都是同一個時鐘源產生的，再由統一的復位源發出信號，使得多余度模塊同時開始工作。

這種方式實現了余度模塊間同步運行，然而本申請發明人在實現本發明的過程中，會存在如下問題：

同步時鐘源或復位源發生故障，影響余度模塊間同步度及影響整個同步過程的執行；并且，余度模塊間在執行任務過程中，會因為各余度模塊的等待時間與反應時間的差異，會導致在執行任務過程余度模塊間的同步度降低，這樣在長時間的執行任務過程中，余度模塊間會導致累積誤差，影響整個同步過程的系統的運行。總之，相關技術余度模塊間同步度降低，影響整個同步過程的運行。

發明內容

本發明實施例的目的在于提供一種多余度模塊同步方法及裝置，用以解決現有技術中余度模塊間同步度降低，影響整個同步過程的運行的技術問題。具體技術方案如下：

第一方面，本發明實施提供了一種多余度模塊同步方法，應用于兩個以上余度模塊，所述方法包括：

針對每個余度模塊，每次到達任務周期的起始時間點，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平，所述第一同步電路是指每個余度模塊的處理器中的同步電路；

在所述起始時間點之后的第一預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的邏輯電平，則判定第一次握手同步成功；

在所述第一次握手結束時，針對每一余度模塊，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送與所述邏輯電平表示邏輯相反的電平，并將所述與所述邏輯電平表示邏輯相反的電平，作為相反電平；

在第一次握手結束時刻之后的第二預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的所述相反電平，則判定第二次握手同步成功。

進一步的，在所述針對每一余度模塊，每次到達任務周期的起始時間點，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平之前，所述方法還包括：

針對每個余度模塊，在該余度模塊上電時，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平；

在上電時刻之后的第三預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的邏輯電平，則判定第一次握手同步成功；

在所述第一次握手結束時，針對每一余度模塊，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送與所述邏輯電平表示邏輯相反的電平，并將所述與所述邏輯電平表示邏輯相反的電平，作為相反電平；