[發明專利]一種多余度模塊同步方法及裝置

在審

• 申請號: 201910209069.8
• 申請日: 2019-03-19
• 公開（公告）號: CN110046124A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 唐甜
• 申請（專利權）人: 西安聯飛智能裝備研究院有限責任公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 丁蕓;馬敬

1.一種多余度模塊同步方法，其特征在于，應用于兩個以上余度模塊，所述方法包括：

針對每個余度模塊，每次到達任務周期的起始時間點，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平，所述第一同步電路是指每個余度模塊的處理器中的同步電路；

在所述起始時間點之后的第一預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的邏輯電平，則判定第一次握手同步成功；

在所述第一次握手結束時，針對每一余度模塊，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送與所述邏輯電平表示邏輯相反的電平，并將所述與所述邏輯電平表示邏輯相反的電平，作為相反電平；

在第一次握手結束時刻之后的第二預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的所述相反電平，則判定第二次握手同步成功。

2.如權利要求1所述的方法，其特征在于，在所述針對每一余度模塊，每次到達任務周期的起始時間點，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平之前，所述方法還包括：

針對每個余度模塊，在該余度模塊上電時，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平；

在上電時刻之后的第三預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的邏輯電平，則判定第一次握手同步成功；

在所述第一次握手結束時，針對每一余度模塊，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送與所述邏輯電平表示邏輯相反的電平，并將所述與所述邏輯電平表示邏輯相反的電平，作為相反電平；

在第一次握手結束時刻之后的第四預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的所述相反電平，則判定第二次握手同步成功。

3.如權利要求1或2所述的方法，其特征在于，所述方法還包括：

如果至少有一個余度模塊的第一同步電路未接收到其他余度模塊各自的第一同步電路發送的邏輯電平，則判定第一次握手同步失敗，并記錄故障，其中，所述故障包含：未接收到其他余度模塊各自的第一同步電路發送的邏輯電平的余度模塊。

4.如權利要求1或2所述的方法，其特征在于，所述方法還包括：

如果至少有一個余度模塊的第一同步電路未接收到其他余度模塊各自的第一同步電路發送的所述相反電平，則判定第二次握手同步失敗，并記錄故障。

5.一種多余度模塊同步裝置，其特征在于，所述裝置還包括：

第一控制模塊，用于針對每個余度模塊，每次到達任務周期的起始時間點，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送邏輯電平，所述第一同步電路是指每個余度模塊的處理器中的同步電路；

第一判斷模塊，用于在所述起始時間點之后的第一預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的邏輯電平，則判定第一次握手同步成功；

第二控制模塊，用于在所述第一次握手結束時，針對每一余度模塊，該余度模塊的第一同步電路向其他余度模塊的第一同步電路發送與所述邏輯電平表示邏輯相反的電平，并將所述與所述邏輯電平表示邏輯相反的電平，作為相反電平；

第二判斷模塊，用于在第一次握手結束時刻之后的第二預設時間段內，如果每個余度模塊的第一同步電路均接收到其他余度模塊各自的第一同步電路發送的所述相反電平，則判定第二次握手同步成功。