[發明專利]一種用于光電子芯片測試的可配置結構

有效

• 申請號: 201910195730.4
• 申請日: 2019-03-14
• 公開（公告）號: CN109884505B
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 張志珂;韓雪妍;趙澤平;劉建國
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R1/04;H05K1/02;H05K1/11;H05K7/02;H05K7/14
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

1.一種用于光電子芯片測試的可配置結構，其特征在于，包括：

載板(1)，包括基板平面(11)、芯片平面(12)、芯片固定架(13)以及兩固定座(14)，其中，所述基板平面(11)長度方向兩端設有限位裝置(111)，所述芯片平面(12)長度方向的兩端設有滑動槽(121)，所述芯片固定架(13)為長條形，其長度方向的兩端分別設于所述滑動槽(121)內，以使所述芯片固定架(13)在所述芯片平面(12)上移動，所述基板平面(11)與所述芯片平面(12)平行，且所述基板平面(11)高于所述芯片平面(12)，所述兩固定座(14)分別設于所述基板平面(11)長度方向端部；

接頭(2)，包括多個絕緣子(21)以及兩固定頭(22)，所述固定頭(22)與所述固定座(14)配合使用，且所述固定頭(22)與所述固定座(14)的相對高度可調，所述接頭(2)還包括結構體(23)以及多個同軸接頭(24)，其中，所述同軸接頭(24)與所述絕緣子(21)一一對應連接，均沒于所述結構體(23)內；

高頻電路板(3)，設于所述基板平面(11)上，包括電路熱沉(31)、薄膜電路(32)以及多個導通柱(33)，其中，所述薄膜電路(32)設于所述電路熱沉(31)上，所述薄膜電路(32)上設有多個通道，所述多個通道的一端與所述多個絕緣子(21)對應連接，所述多個導通柱(33)與所述多個通道的另一端對應連接且貫通所述通道，所述電路熱沉(31)的寬度大于所述基板平面(11)的寬度，以使所述導通柱(33)設于所述基板平面(11)外，所述多個通道的另一端與所述光電子芯片(5)的通道通過所述導通柱(33)連接；

兩芯片限位塊(4)用于限制所述光電子芯片(5)在所述芯片平面(12)長度方向上的移動。

2.根據權利要求1所述的可配置結構，其特征在于，所述基板平面(11)相對于所述芯片平面(12)的高度大于或等于所述兩芯片限位塊(4)和所述光電子芯片(5)的厚度。

3.根據權利要求1所述的可配置結構，其特征在于，所述同軸接頭(24)的類型為GPPO、SMA以及K型中的一種或多種。

4.根據權利要求1所述的可配置結構，其特征在于，所述基板平面(11)和芯片平面(12)表面均鍍金。

5.根據權利要求1所述的可配置結構，其特征在于，所述導通柱(33)的材料為金、銅或錫中的一種。

6.根據權利要求1所述的可配置結構，其特征在于，所述固定頭(22)和固定座(14)分別為卡軌和卡槽，或所述固定頭(22)和固定座(14)分別為卡槽和卡軌。