[發明專利]半導體結構及其制造方法

在審

• 申請號: 201910184346.4
• 申請日: 2019-03-12
• 公開（公告）號: CN109888011A
• 公開（公告）日: 2019-06-14
• 發明（設計）人: 倪賢鋒;范謙;何偉
• 申請（專利權）人: 蘇州漢驊半導體有限公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及一種半導體結構，包括：襯底和位于所述襯底上的緩沖層；位于所述緩沖層源極區域與漏極區域上的摻雜層；位于所述緩沖層上且位于所述摻雜層之間的第一異質結構；位于所述第一異質結構上的柵極以及位于在所述第一異質結構上且位于所述柵極相對兩側的至少一個異質結構。本申請所提出的半導體結構及其制造方法，通過形成多個異質結構從而形成多條并聯的導電溝道，減少了器件的導通電阻。

技術領域

本發明涉及半導體制造技術領域，特別是涉及一種半導體結構及其制造方法。

背景技術

作為第三代半導體材料的代表，氮化鎵(GaN)具有許多優良的特性，高臨界擊穿電場、高電子遷移率、高二維電子氣濃度和良好的高溫工作能力等。基于氮化鎵的第三代半導體器件，如高電子遷移率晶體管(HEMT)、異質結構場效應晶體管(HFET)等已經得到了應用，尤其在射頻、微波等需要大功率和高頻率的領域具有明顯優勢。

對于HEMT或者HFET器件而言，從源極到漏極的溝道導通主要通過AlGaN(氮化鎵鋁)和GaN界面處的二維電子氣(2DEG)來實現。但由于AlGaN與GaN均接近于絕緣體，具有較大的接觸電阻，導致了整個器件的導通電阻較大，限制了器件的使用范圍。

發明內容

本申請提出一種半導體結構，包括：

襯底和位于所述襯底上的緩沖層；

位于所述緩沖層源極區域與漏極區域上的摻雜層；

位于所述緩沖層上且位于所述摻雜層之間的第一異質結構；

位于所述第一異質結構上的柵極以及位于在所述第一異質結構上且位于所述柵極相對兩側的至少一個異質結構。

在一個實施例中，至少一個所述異質結構包括離子摻雜部，所述離子摻雜部與所述摻雜層相接觸。

在一個實施例中，所述離子為n型硅離子或者為n型硅離子與n型氧離子的混合離子。

在一個實施例中，所述源極區域的摻雜層上設有源極、所述漏極區域的摻雜層上設有漏極。

在一個實施例中，所述柵極與第一異質結構之間設有用于減少柵極漏電的介質層。

相應的，本申請提出一種半導體結構的制造方法，包括：

提供襯底，在所述襯底上形成緩沖層；

在所述緩沖層上形成第一異質結構，在所述第一異質結構上形成至少一個異質結構；

對源極區域的和漏極區域的異質結構進行刻蝕，直到暴露出部分緩沖層，并在暴露出的部分緩沖層上形成摻雜層；

刻蝕柵極區域的異質結構，直到暴露出部分第一異質結構，以形成柵極窗口，并在所述柵極窗口內形成柵極。

在一個實施例中，對源極區域的和漏極區域的異質結構進行刻蝕，直到暴露出部分緩沖層的步驟包括：

在頂端的異質結構表面涂覆一層光刻膠；

通過曝光、顯影定義出源極區域和漏極區域；

對所述源極區域的漏極區域的異質結構進行刻蝕。

在一個實施例中，刻蝕柵極區域的異質結構，直到暴露出部分第一異質結構的步驟包括：

在頂端的異質結構表面涂覆一層光刻膠；

通過曝光、顯影定義出柵極區域；

對所述柵極區域的異質結構進行刻蝕。

在一個實施例中，所述摻雜層為n型摻雜層，摻雜濃度大于2×10¹⁹cm^-3。