[發(fā)明專利]半導(dǎo)體裝置、其操作方法和具有其的層疊存儲(chǔ)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201910181929.1
• 申請(qǐng)日: 2019-03-11
• 公開（公告）號(hào): CN110647359B
• 公開（公告）日: 2023-06-27
• 發(fā)明（設(shè)計(jì)）人: 南智勛
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F9/30
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;郭放

半導(dǎo)體裝置可包括：儲(chǔ)存器件，包括數(shù)據(jù)區(qū)和代碼區(qū)，并且在代碼區(qū)中儲(chǔ)存從主機(jī)設(shè)備提供的程序代碼；多個(gè)單元處理器，多個(gè)單元處理器中的每一個(gè)分別包括內(nèi)部存儲(chǔ)器；主控制部件，被配置為從主機(jī)設(shè)備接收包括處理器ID、代碼ID和代碼地址的操作策略，并且基于操作策略控制多個(gè)單元處理器，以及其中，處理器ID是針對(duì)多個(gè)單元處理器中的每一個(gè)單元處理器的標(biāo)識(shí)符，代碼ID是針對(duì)每個(gè)程序代碼的標(biāo)識(shí)符，代碼地址表示每個(gè)程序代碼所在的代碼區(qū)的位置。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2018年6月27日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的第10-2018-0073874號(hào)韓國(guó)申請(qǐng)的優(yōu)先權(quán)，其公開內(nèi)容通過(guò)引用整體合并于此。

技術(shù)領(lǐng)域

各種實(shí)施例總體涉及一種半導(dǎo)體裝置，以及更具體地，涉及一種半導(dǎo)體裝置、其操作方法以及具有該半導(dǎo)體裝置的層疊存儲(chǔ)裝置。

背景技術(shù)

隨著超高速網(wǎng)絡(luò)的構(gòu)建和諸如高像素相機(jī)和高質(zhì)量顯示設(shè)備的高規(guī)格硬件的開發(fā)，變得更加需要高性能計(jì)算裝置。另外，更高規(guī)格的硬件逐漸安裝在每個(gè)具有有限物理空間的移動(dòng)電子設(shè)備中。

當(dāng)移動(dòng)電子裝置提供播放電影、音樂、游戲等的服務(wù)時(shí)，由于功耗相對(duì)較大，因此需要高性能和低功耗的處理器以提供高質(zhì)量的內(nèi)容。

在電子裝置中，在處理器與存儲(chǔ)裝置之間交換的數(shù)據(jù)量可能增大。

存儲(chǔ)裝置旨在以低功耗輸入和輸出大量數(shù)據(jù)，并且處理器旨在以短時(shí)間處理大量操作。

集成了處理器和存儲(chǔ)器的半導(dǎo)體裝置可以高速處理大量數(shù)據(jù)。

發(fā)明內(nèi)容

在一個(gè)實(shí)施例中，一種半導(dǎo)體裝置可以包括：儲(chǔ)存器件，其包括數(shù)據(jù)區(qū)和代碼區(qū)，并且在所述代碼區(qū)中儲(chǔ)存從主機(jī)設(shè)備提供的程序代碼；多個(gè)單元處理器，所述多個(gè)單元處理器中的每一個(gè)單元處理器分別包括內(nèi)部存儲(chǔ)器；和主控制部件，其被配置為從所述主機(jī)設(shè)備接收包括處理器ID、代碼ID和代碼地址的操作策略，并且基于所述操作策略控制所述多個(gè)單元處理器，以及其中，處理器ID是針對(duì)所述多個(gè)單元處理器中的每一個(gè)單元處理器的標(biāo)識(shí)符，代碼ID是針對(duì)每個(gè)程序代碼的標(biāo)識(shí)符，以及代碼地址表示每個(gè)程序代碼所在的代碼區(qū)的位置。

在一個(gè)實(shí)施例中，一種半導(dǎo)體裝置的操作方法，所述半導(dǎo)體裝置包括儲(chǔ)存器件和控制器，所述儲(chǔ)存器件包括數(shù)據(jù)區(qū)和代碼區(qū)，并且在所述代碼區(qū)中儲(chǔ)存從主機(jī)設(shè)備提供的程序代碼，所述控制器包括多個(gè)單元處理器，所述多個(gè)單元處理器中的每一個(gè)單元處理器分別包括內(nèi)部存儲(chǔ)器，所述操作方法包括：通過(guò)所述控制器從所述主機(jī)設(shè)備接收包括處理器ID、代碼ID和代碼地址的操作策略，其中，處理器ID是針對(duì)所述多個(gè)單元處理器中的每一個(gè)單元處理器的標(biāo)識(shí)符，代碼ID是針對(duì)每個(gè)程序代碼的標(biāo)識(shí)符，以及代碼地址表示每個(gè)程序代碼所在的代碼區(qū)的位置；以及基于所述操作策略，通過(guò)所述控制器控制所述多個(gè)單元處理器。

在一個(gè)實(shí)施例中，一種層疊存儲(chǔ)裝置，包括：基部裸片；和多個(gè)核心裸片，設(shè)置在所述基部裸片之上并通過(guò)多個(gè)穿通電極層疊，其中，所述多個(gè)核心裸片中的至少一個(gè)裸片包括儲(chǔ)存器件，所述儲(chǔ)存器件包括數(shù)據(jù)區(qū)和代碼區(qū)并且在所述代碼區(qū)中儲(chǔ)存從主機(jī)設(shè)備提供的程序代碼，以及其中，所述基部裸片包括：多個(gè)單元處理器，所述多個(gè)單元處理器中的每一個(gè)單元處理器分別包括內(nèi)部存儲(chǔ)器；以及主控制部件，其被配置為從所述主機(jī)設(shè)備接收包括處理器ID、代碼ID和代碼地址的操作策略，并且基于所述操作策略控制所述多個(gè)單元處理器，以及其中，處理器ID是針對(duì)所述多個(gè)單元處理器中的每一個(gè)單元處理器的標(biāo)識(shí)符，代碼ID是針對(duì)每個(gè)程序代碼的標(biāo)識(shí)符，以及代碼地址表示每個(gè)程序代碼所在的代碼區(qū)的位置。

附圖說(shuō)明

圖1示出了根據(jù)實(shí)施例的計(jì)算系統(tǒng)。

圖2示出了根據(jù)實(shí)施例的控制器。

圖3示出了根據(jù)實(shí)施例的半導(dǎo)體裝置的操作。

圖4示出了根據(jù)實(shí)施例的操作策略。