[發(fā)明專利]半導(dǎo)體裝置、其操作方法和具有其的層疊存儲(chǔ)裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201910181929.1
• 申請(qǐng)日: 2019-03-11
• 公開(kāi)（公告）號(hào): CN110647359B
• 公開(kāi)（公告）日: 2023-06-27
• 發(fā)明（設(shè)計(jì)）人: 南智勛
• 申請(qǐng)（專利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F9/30
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;郭放

1.一種半導(dǎo)體裝置，包括：

儲(chǔ)存器件，包括數(shù)據(jù)區(qū)和代碼區(qū)，并且在所述代碼區(qū)中儲(chǔ)存從主機(jī)設(shè)備提供的程序代碼；

控制器，包括多個(gè)單元處理器，所述多個(gè)單元處理器中的每一個(gè)單元處理器包括內(nèi)部存儲(chǔ)器；和

其中，所述控制器被配置為從所述主機(jī)設(shè)備接收包括處理器ID、代碼ID、代碼地址和選項(xiàng)編號(hào)中的一個(gè)或更多個(gè)的操作策略，并且基于所述操作策略控制所述多個(gè)單元處理器，以及

其中，所述處理器ID是針對(duì)所述多個(gè)單元處理器中的每一個(gè)單元處理器的標(biāo)識(shí)符，所述代碼ID是針對(duì)每個(gè)所述程序代碼的標(biāo)識(shí)符，所述代碼地址表示每個(gè)所述程序代碼被儲(chǔ)存在的所述代碼區(qū)的位置，以及所述選項(xiàng)編號(hào)表示所述處理器ID、所述代碼ID和所述代碼地址的特定組合，以及

其中，所述控制器被配置為當(dāng)所述操作策略不改變時(shí)從所述主機(jī)設(shè)備接收僅包括選項(xiàng)編號(hào)的所述操作策略，以及當(dāng)所述操作策略改變時(shí)從所述主機(jī)設(shè)備接收包括所述處理器ID、所述代碼ID、所述代碼地址和所述選項(xiàng)編號(hào)的所述操作策略。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述控制器還被配置為將所述代碼地址傳輸?shù)剿龆鄠€(gè)單元處理器。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述控制器還被配置為從所述儲(chǔ)存器件讀取所述程序代碼，以及將所讀取的程序代碼儲(chǔ)存在所述多個(gè)單元處理器的內(nèi)部存儲(chǔ)器中。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述操作策略被配置為使所述多個(gè)單元處理器共同執(zhí)行所述程序代碼中的任何一個(gè)、或者使多個(gè)程序代碼中的每一個(gè)程序代碼被分配在所述多個(gè)單元處理器中并在所述多個(gè)單元處理器中被執(zhí)行。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述多個(gè)單元處理器被分組為給定數(shù)量的處理器部分，以及

其中，所述操作策略被配置為使所述處理器部分中的每一個(gè)處理器部分執(zhí)行所述程序代碼中對(duì)應(yīng)的一個(gè)程序代碼。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述控制器還被配置為：當(dāng)向所述半導(dǎo)體裝置供電或所述半導(dǎo)體裝置在操作時(shí)，從所述主機(jī)設(shè)備接收所述操作策略。

7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述多個(gè)單元處理器被分組為給定數(shù)量的處理器部分，以及

其中，所述操作策略被配置為根據(jù)權(quán)重和所述多個(gè)單元處理器的總數(shù)使所述處理器部分中的每一個(gè)處理器部分執(zhí)行所述程序代碼中對(duì)應(yīng)的一個(gè)程序代碼。

8.一種半導(dǎo)體裝置的操作方法，所述半導(dǎo)體裝置包括儲(chǔ)存器件和控制器，所述儲(chǔ)存器件包括數(shù)據(jù)區(qū)和代碼區(qū)、并且在所述代碼區(qū)中儲(chǔ)存從主機(jī)設(shè)備提供的程序代碼，所述控制器包括多個(gè)單元處理器，所述多個(gè)單元處理器中的每一個(gè)單元處理器包括內(nèi)部存儲(chǔ)器，所述操作方法包括：

通過(guò)所述控制器從所述主機(jī)設(shè)備接收包括處理器ID、代碼ID、代碼地址和選項(xiàng)編號(hào)中的一個(gè)或更多個(gè)的操作策略，其中，所述處理器ID是針對(duì)所述多個(gè)單元處理器中的每一個(gè)單元處理器的標(biāo)識(shí)符，所述代碼ID是針對(duì)每個(gè)所述程序代碼的標(biāo)識(shí)符，所述代碼地址表示每個(gè)所述程序代碼被儲(chǔ)存在的所述代碼區(qū)的位置，以及所述選項(xiàng)編號(hào)表示所述處理器ID、所述代碼ID和所述代碼地址的特定組合；以及

基于所述操作策略，通過(guò)所述控制器控制所述多個(gè)單元處理器，

其中，所述控制器被配置為當(dāng)所述操作策略不改變時(shí)從所述主機(jī)設(shè)備接收僅包括選項(xiàng)編號(hào)的所述操作策略，以及當(dāng)所述操作策略改變時(shí)從所述主機(jī)設(shè)備接收包括所述處理器ID、所述代碼ID、所述代碼地址和所述選項(xiàng)編號(hào)的所述操作策略。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的操作方法，其中，當(dāng)在引導(dǎo)過(guò)程中所述多個(gè)單元處理器中的每一個(gè)單元處理器處于復(fù)位狀態(tài)或者所述半導(dǎo)體裝置處于操作中時(shí)，接收所述操作策略或指示所述選項(xiàng)編號(hào)的信號(hào)。

10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置的操作方法，其中，控制所述多個(gè)單元處理器的步驟包括：

通過(guò)所述控制器將所述代碼地址傳輸?shù)剿龆鄠€(gè)單元處理器。