[發明專利]分柵快閃存儲器的形成方法及分柵快閃存儲器

在審

• 申請號: 201910173460.7
• 申請日: 2019-03-07
• 公開（公告）號: CN109817529A
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 曹啟鵬;王卉;陳宏;曹子貴
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/788
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供了一種分柵快閃存儲器的制造方法及分柵快閃存儲器，分柵快閃存儲器，包括：襯底、襯底氧化層、功能層、第一側墻結構、共享字線及第二側墻結構。其中所述功能層包括一浮柵層，自所述浮柵層露出的表面向所述浮柵層中摻雜補償離子，所述浮柵層中具有原始離子，所述原始離子與所述補償離子在所述浮柵層中靠近所述第二側墻結構處形成電壓勢壘，所述電壓勢壘使得所述分柵快閃存儲器中形成內置電場，內置電場的存在可以有效的阻止電子往所述外側墻結構運動，大大減少了電子從所述外側墻結構逃離的幾率，從而提高了共享字線的分柵快閃存儲器數據保持能力。

技術領域

本發明涉及半導體技術領域，特別涉及一種分柵快閃存儲器的形成方法及 分柵快閃存儲器。

背景技術

在現有存儲器發展中，分柵快閃存儲器已經成為一種重要的非揮發性存儲 器，數據保持能力是存儲器品質的一個重要參數。共享字線的分柵快閃存儲器 是分柵快閃存儲器中的一種，共享字線的分柵快閃存儲器利用浮柵層作為存儲 單元，其數據保持能力和與浮柵層相鄰的側墻結構的厚度密切相關。

目前，因為側墻結構還影響到邏輯CMOS部分的其他性能，共享字線的分 柵快閃存儲器的側墻結構厚度一般較薄，這就會帶來共享字線的分柵快閃存儲 器的數據保持能力不佳的影響。因此，在不影響邏輯CMOS部分的其他性能的 情況下，改善共享字線的分柵快閃存儲器的數據保持能力成為一個迫切需要解 決的問題。

發明內容

本發明的目的在于提供一種分柵快閃存儲器的制造方法及分柵快閃存儲器， 以解決分柵快閃存儲器的數據保持能力較差的問題。

為解決上述技術問題，本發明提供一種分柵快閃存儲器的形成方法，包括 以下步驟：

提供一襯底，所述襯底上形成有襯底氧化層及功能層，所述功能層包括依 次形成于所述襯底氧化層上的浮柵層、ONO膜層、控制柵層及第一氮化硅層， 其中，所述浮柵層中具有原始離子；

刻蝕所述功能層至所述襯底氧化層表面以形成第一溝槽；

在所述第一溝槽的側壁上形成第一側墻結構；

形成共享字線，所述共享字線填充所述第一溝槽；

刻蝕所述第一氮化硅層、所述控制柵層及所述ONO膜層至所述浮柵層表面；

自所述浮柵層露出的表面向所述浮柵層中摻雜補償離子，以在所述原始離 子與所述補償離子的交界處形成電壓勢壘；

刻蝕所述浮柵層中露出的部分至所述襯底氧化層表面；以及

在所述襯底氧化層上形成第二側墻結構，所述第二側墻結構覆蓋所述功能 層的側壁。

可選的，在所述分柵快閃存儲器的形成方法中，往所述浮柵層中摻雜補償 離子的工藝為離子注入工藝。

可選的，在所述分柵快閃存儲器的形成方法中，所述補償離子的導電類型 為P型，所述原始離子的導電類型為N型；或者，所述補償離子的導電類型為 N型，所述原始離子的導電類型為P型。

可選的，在所述分柵快閃存儲器的形成方法中，所述離子注入工藝的工藝 條件包括：采用的離子為硼離子，注入能量介于500eV至5000eV，注入劑量 介于1*10¹⁵atom/cm²～5*10¹⁶atom/cm²，注入角度介于15°至60°。

可選的，在所述分柵快閃存儲器的形成方法中，所述離子注入工藝的工藝 條件包括：采用的離子為BF₂⁺離子，注入能量介于500eV至5000eV，注入劑 量介于1*10¹⁵atom/cm²～5*10¹⁶atom/cm²，注入角度介于15°至60°。