[發(fā)明專利]一種側(cè)墻結(jié)構(gòu)的形成方法

有效

• 申請?zhí)枺?/td>: 201910173445.2
• 申請日: 2019-03-07
• 公開（公告）號: CN109904115B
• 公開（公告）日: 2021-01-29
• 發(fā)明（設(shè)計）人: 劉政紅;董立群;張強;黃冠群
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/11517;H01L27/11563
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭星

本發(fā)明提供了一種側(cè)墻結(jié)構(gòu)的形成方法，在半導(dǎo)體基底上依次沉積第一氧化硅膜層和多晶硅，刻蝕形成多晶硅柵，依次沉積第二氧化硅膜層和第一氮化硅膜層，刻蝕掉半導(dǎo)體基底上方和多晶硅柵頂部的第一氮化硅膜層，多晶硅柵側(cè)壁第一氧化硅膜層之外形成第一側(cè)墻氮化硅膜層，濕法刻蝕去除半導(dǎo)體基底上的第一、第二氧化硅膜層和多晶硅柵頂部的第二氧化硅膜層，在半導(dǎo)體基底上和多晶硅柵上沉積第三氧化硅膜層，在第三氧化硅膜層上依次沉積第四氧化硅膜層和第二氮化硅膜層，干法刻蝕去掉半導(dǎo)體基底上和多晶硅柵頂部的第二氮化硅膜層，在多晶硅柵側(cè)壁第四氧化硅膜層之外形成第二側(cè)墻氮化硅膜層，多晶硅柵側(cè)壁形成氧化硅、氮化硅、氧化硅和氮化硅側(cè)墻結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種側(cè)墻結(jié)構(gòu)的形成方法。

背景技術(shù)

目前存儲器側(cè)墻結(jié)構(gòu)為氧化硅膜層-氮化硅膜層-氧化硅膜層-氮化硅膜層 (OX-SIN-OX-SIN)，采用側(cè)墻兩次沉積兩次刻蝕的方法完成。當(dāng)多晶硅 (polysilicon)刻蝕結(jié)束后經(jīng)過多晶硅(polysilicon)熱氧化(Re-oxidation)，然后進(jìn)行側(cè)墻的氮化硅沉積，接著對側(cè)墻進(jìn)行第一次刻蝕，多晶硅柵(gate)刻蝕后剩余的氧化硅膜層作為阻擋層；繼續(xù)進(jìn)行側(cè)墻的第二次沉積及側(cè)墻的第二次刻蝕，剩余的氧化硅膜層及側(cè)墻第二次沉積的氧化硅膜層作為阻擋層，具體步驟如下所示。

如圖1至圖5所示，圖1至圖5是現(xiàn)有技術(shù)的存儲器側(cè)墻形成方法的剖面結(jié)構(gòu)過程示意圖；首先提供半導(dǎo)體基底101，在所述半導(dǎo)體基底101上沉積第一氧化硅膜層102，然后繼續(xù)在所述第一氧化硅膜層102上方沉積多晶硅，在多晶硅柵的上方覆蓋光刻膠，采用干法刻蝕去除光刻膠覆蓋區(qū)域以外的多晶硅，形成多晶硅柵103，在所述第一氧化硅膜層102和所述多晶硅柵103上依次沉積第二氧化硅膜層104和第一氮化硅膜層105；用干法刻蝕把半導(dǎo)體基底101上和多晶硅柵103頂部的第一氮化硅膜層105刻蝕掉，保留多晶硅柵103側(cè)壁的第一氮化硅膜層105，在多晶硅柵103側(cè)壁的第二氧化硅膜層104之外形成第一側(cè)墻氮化硅膜層106。

在半導(dǎo)體基底101表面進(jìn)行光刻膠涂布和顯影，露出輕摻雜漏注入需要注入的區(qū)域采用原基準(zhǔn)條件進(jìn)行離子注入循環(huán)，然后去除剩余光刻膠。

在半導(dǎo)體基底101上和多晶硅柵103上依次沉積第三氧化硅膜層107和第二氮化硅膜層108，沉積條件分別和第二氧化硅膜層104和第一氮化硅膜層105 相同。

采用干法刻蝕進(jìn)行側(cè)墻第二次刻蝕，刻蝕去除半導(dǎo)體基底101上和多晶硅柵103頂部的第二氮化硅膜層108，保留多晶硅柵103側(cè)壁的第二氮化硅膜層 108，在多晶硅柵103側(cè)壁的第三氧化硅膜層107之外形成第二側(cè)墻氮化硅膜層 109，在所述多晶硅柵103側(cè)壁形成氧化硅、氮化硅、氧化硅和氮化硅的側(cè)墻結(jié)構(gòu)。

目前該工藝存在諸多問題。首先，多晶硅柵103刻蝕過程中半導(dǎo)體基底101 上方的第一氧化硅膜層102作為半導(dǎo)體基底101的阻擋層，剩余厚度均勻性變差，在側(cè)墻第一次刻蝕時半導(dǎo)體基底101上方的第一氧化硅膜層102和第二氧化硅膜層104再次作為半導(dǎo)體基底101的阻擋層，側(cè)墻第一次刻蝕結(jié)束后半導(dǎo)體基底101上的剩余第一氧化硅膜層102和第二氧化硅膜層104的厚度的均勻性更差，在后續(xù)的輕摻雜漏注入離子注入過程中產(chǎn)生直接影響，器件離散性變差，窗口變??；其次，第一氧化硅膜層102和第二氧化硅膜層104在第一次側(cè)墻刻蝕結(jié)束后會繼續(xù)留至第二次側(cè)墻刻蝕過程中，受第一氧化硅膜層102和第二氧化硅膜層104的影響，第一次側(cè)墻和第二次側(cè)墻刻蝕之后半導(dǎo)體基底101上的第一氧化硅膜層102、第二氧化硅膜層104和第三氧化硅膜層107的膜厚量測站點的過程能力指數(shù)(processcapability index CPK)較差，工藝穩(wěn)定性不好。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種側(cè)墻結(jié)構(gòu)的形成方法，以解決側(cè)墻結(jié)構(gòu)形成后半導(dǎo)體基底上方氧化硅膜層膜厚的CPK較差，器件離散性變差，工藝窗口變小的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種側(cè)墻結(jié)構(gòu)的形成方法，包括：