[發(fā)明專利]一種低導(dǎo)通平坦度模擬開(kāi)關(guān)

有效

• 申請(qǐng)?zhí)枺?/td>: 201910164082.6
• 申請(qǐng)日: 2019-03-05
• 公開(kāi)（公告）號(hào): CN109787603B
• 公開(kāi)（公告）日: 2023-05-16
• 發(fā)明（設(shè)計(jì)）人: 何永強(qiáng);羅旭程;程劍濤;杜黎明;孫洪軍
• 申請(qǐng)（專利權(quán)）人: 上海艾為電子技術(shù)股份有限公司
• 主分類號(hào): H03K17/687
• 分類號(hào): H03K17/687
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 楊華;王寶筠

本申請(qǐng)?zhí)峁┝艘环N低導(dǎo)通平坦度模擬開(kāi)關(guān)，包括基本開(kāi)關(guān)模塊和電流檢測(cè)模塊。基本開(kāi)關(guān)模塊中包括NMOS管N1，用于接收音頻信號(hào)，并在導(dǎo)通的狀態(tài)下輸出所述音頻信號(hào)。電流檢測(cè)模塊用于按照預(yù)設(shè)比例對(duì)NMOS管N1的負(fù)載電流進(jìn)行縮放，得到補(bǔ)償電流，并將補(bǔ)償電流輸入NMOS管N1。補(bǔ)償電流的注入將提高NMOS管N1的柵極電壓，進(jìn)而降低導(dǎo)通電阻，減小負(fù)載電流變大過(guò)程中NMOS管N1導(dǎo)通電阻的變大。

技術(shù)領(lǐng)域

本申請(qǐng)涉及半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種低導(dǎo)通平坦度模擬開(kāi)關(guān)。

背景技術(shù)

目前，在手機(jī)或者一些音頻電路中均具有將音頻信號(hào)進(jìn)行隔離和導(dǎo)通的模擬開(kāi)關(guān)，這類模擬開(kāi)關(guān)通常采用PMOS或NMOS實(shí)現(xiàn)。對(duì)于音頻信號(hào)，若傳輸音頻信號(hào)時(shí)模擬開(kāi)關(guān)的導(dǎo)通電阻隨音頻信號(hào)的變化而發(fā)生變化，會(huì)對(duì)輸出的音頻信號(hào)的質(zhì)量產(chǎn)生一定的影響，因此，導(dǎo)通電阻是模擬開(kāi)關(guān)的一個(gè)重要指標(biāo)。其影響主要體現(xiàn)在THD(Total?harmonicdistortion，總諧波失真)方面，由于模擬開(kāi)關(guān)的導(dǎo)通電阻的變化導(dǎo)致在輸出信號(hào)的頻譜中會(huì)出現(xiàn)多次諧波，且一般情況下模擬開(kāi)關(guān)的導(dǎo)通電阻變化越大，諧波成分越大，這樣可能會(huì)導(dǎo)致音頻信號(hào)的質(zhì)量無(wú)法滿足某些HIFI(High-Fidelity，高保真)音質(zhì)的應(yīng)用需求。

因此，在輸入的音頻信號(hào)發(fā)生變化時(shí)，如何使模擬開(kāi)關(guān)的導(dǎo)通電阻保持不變或者變化盡量小是一個(gè)具有挑戰(zhàn)和需要迫切解決的問(wèn)題。

發(fā)明內(nèi)容

本申請(qǐng)?zhí)峁┝艘环N低導(dǎo)通平坦度模擬開(kāi)關(guān)，目的在于在輸入的音頻信號(hào)發(fā)生變化時(shí)，如何使模擬開(kāi)關(guān)的導(dǎo)通電阻保持不變或者變化盡量小。

為了實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘韵录夹g(shù)方案：

一種低導(dǎo)通平坦度模擬開(kāi)關(guān)，包括：

基本開(kāi)關(guān)模塊和電流檢測(cè)模塊；

所述基本開(kāi)關(guān)模塊中包括NMOS管N1，用于接收音頻信號(hào)，并在導(dǎo)通的狀態(tài)下輸出所述音頻信號(hào)；

所述電流檢測(cè)模塊用于按照預(yù)設(shè)比例對(duì)所述NMOS管N1的負(fù)載電流進(jìn)行縮放，得到補(bǔ)償電流，并將所述補(bǔ)償電流輸入所述NMOS管N1。

可選的，所述電流檢測(cè)模塊中包括：

NMOS管N0、運(yùn)算放大器OP3、PMOS管P5、PMOS管P6、NMOS管N4、NMOS管N5；

其中，所述NMOS管N0的漏極與所述NMOS管N1的漏極相連；所述NMOS管N0的柵極與所述NMOS管N1的柵極相連；所述運(yùn)算放大器OP3的反向輸入端與所述NMOS管N1的源極相連；所述PMOS管P5的漏極與所述NMOS管N1的柵極相連，用于向所述NMOS管N1的柵極輸入所述補(bǔ)償電流；

所述NMOS管N0的源極分別與所述運(yùn)算放大器OP3的正向輸入端和所述NMOS管N4的漏極相連，所述運(yùn)算放大器OP3的輸出端分別與所述NMOS管N4的柵極和所述NMOS管N5的柵極相連，所述NMOS管N4的源極和所述NMOS管N5的源極分別接地；所述NMOS管N5的源極分別與所述PMOS管P6的柵極、所述PMOS管P6的漏極和所述PMOS管P5的柵極相連，所述PMOS管P6的源極與所述PMOS管P5的源極相連，并與電源電壓VDD相連。

可選的，所述NMOS管N0和所述NMOS管N1的柵長(zhǎng)度相同，所述NMOS管N1和所述NMOS管N0的寬度比為N。

可選的，所述NMOS管N4和所述NMOS管N5的大小相同，所述PMOS管P5和所述PMOS管P6的大小相同。

可選的，所述基本開(kāi)關(guān)模塊中還包括：

第一電流生成模塊，用于生成與基準(zhǔn)信號(hào)成正比關(guān)系的電流IA，以產(chǎn)生開(kāi)啟所述NMOS管N1的柵極電壓。

可選的，所述第一電流生成模塊包括：