[發明專利]一種低導通平坦度模擬開關

有效

• 申請號: 201910164082.6
• 申請日: 2019-03-05
• 公開（公告）號: CN109787603B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 何永強;羅旭程;程劍濤;杜黎明;孫洪軍
• 申請（專利權）人: 上海艾為電子技術股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 楊華;王寶筠

1.一種低導通平坦度模擬開關，其特征在于，包括：

基本開關模塊和電流檢測模塊；

所述基本開關模塊中包括NMOS管N1，用于接收音頻信號，并在導通的狀態下輸出所述音頻信號；

所述電流檢測模塊用于按照預設比例對所述NMOS管N1的負載電流進行縮放，得到補償電流，并將所述補償電流輸入所述NMOS管N1；

其中，所述電流檢測模塊中包括：

NMOS管N0、運算放大器OP3、PMOS管P5、PMOS管P6、NMOS管N4、NMOS管N5；

其中，所述NMOS管N0的漏極與所述NMOS管N1的漏極相連；所述NMOS管N0的柵極與所述NMOS管N1的柵極相連；所述運算放大器OP3的反向輸入端與所述NMOS管N1的源極相連；所述PMOS管P5的漏極與所述NMOS管N1的柵極相連，用于向所述NMOS管N1的柵極輸入所述補償電流；

所述NMOS管N0的源極分別與所述運算放大器OP3的正向輸入端和所述NMOS管N4的漏極相連，所述運算放大器OP3的輸出端分別與所述NMOS管N4的柵極和所述NMOS管N5的柵極相連，所述NMOS管N4的源極和所述NMOS管N5的源極分別接地；所述NMOS管N5的源極分別與所述PMOS管P6的柵極、所述PMOS管P6的漏極和所述PMOS管P5的柵極相連，所述PMOS管P6的源極與所述PMOS管P5的源極相連，并與電源電壓VDD相連。

2.根據權利要求1所述的低導通平坦度模擬開關，其特征在于，

所述NMOS管N0和所述NMOS管N1的柵長度相同，所述NMOS管N1和所述NMOS管N0的寬度比為N。

3.根據權利要求1所述的低導通平坦度模擬開關，其特征在于，

所述NMOS管N4和所述NMOS管N5的大小相同，所述PMOS管P5和所述PMOS管P?6的大小相同。

4.根據權利要求1所述的低導通平坦度模擬開關，其特征在于，所述基本開關模塊中還包括：

第一電流生成模塊，用于生成與基準信號成正比關系的電流IA，以產生開啟所述NMOS管N1的柵極電壓。

5.根據權利要求4所述的低導通平坦度模擬開關，其特征在于，所述第一電流生成模塊包括：

運算放大器OP2、PMOS管P3、PMOS管P4、NMOS管N3、電阻R3；

其中，所述PMOS管P3的源極與所述PMOS管P4的源極相連，并與電源電壓VDD相連；所述PMOS管P3的柵極與所述PMOS管P4的柵極相連，所述PMOS管P3的柵極與所述PMOS管P4的柵極的公共端分別與所述PMOS管P4的漏極和所述NMOS管N3的漏極相連，所述NMOS管N3的柵極與所述運算放大器OP2的輸出端相連，所述NMOS管N3的源極分別與所述運算放大器OP2的反向輸入端和所述電阻R3的第一端相連，所述電阻R3的第二端接地。

6.根據權利要求5所述的低導通平坦度模擬開關，其特征在于，所述基本開關模塊中還包括：

第二電流生成模塊，用于生成與輸入信號VIN成正比關系的電流IB，所述電流IB用于輸入所述NMOS管N1的柵極。

7.根據權利要求6所述的低導通平坦度模擬開關，其特征在于，所述第二電流生成模塊包括：

運算放大器OP1、NMOS管N2、PMOS管P1、PMOS管P2和電阻R1；

其中，所述PMOS管P2的源極與所述PMOS管P1的源極相連，并與電源電壓VDD相連；所述PMOS管P2的柵極與所述PMOS管P1的柵極相連，所述PMOS管P2的柵極與所述PMOS管P1的柵極的公共端分別與所述PMOS管P1的漏極和所述NMOS管N2的漏極相連，所述NMOS管N2的柵極與所述運算放大器OP1的輸出端相連，所述NMOS管N2的源極分別與所述運算放大器OP1的反向輸入端和所述電阻R1的第一端相連，所述電阻R1的第二端接地。