[發(fā)明專利]可變相位累加器電路結(jié)構(gòu)的全數(shù)字鎖相環(huán)及鎖相控制方法

在審

• 申請?zhí)枺?/td>: 201910163527.9
• 申請日: 2019-03-05
• 公開（公告）號: CN109714046A
• 公開（公告）日: 2019-05-03
• 發(fā)明（設(shè)計）人: 單長虹;楊檬瑋;董招輝;田帆;王麗君;趙宇紅;陳忠澤;鄧賢君
• 申請（專利權(quán)）人: 南華大學(xué)
• 主分類號: H03L7/093
• 分類號: H03L7/093;H03L7/095;H03L7/099;H03L7/18
• 代理公司: 衡陽市科航專利事務(wù)所 43101
• 代理人: 鄒小強(qiáng)

1.可變相位累加器電路結(jié)構(gòu)的全數(shù)字鎖相環(huán)，其特征是：包括數(shù)字鑒相器模塊、數(shù)字環(huán)路濾波器模塊、緩沖寄存器和數(shù)控振蕩器模塊，利用電子設(shè)計自動化技術(shù)完成各個模塊電路的設(shè)計；

所述數(shù)字鑒相器模塊包括過零檢測器和第一寄存器，該數(shù)字鑒相器模塊具有兩個輸入端和一個輸出端，兩個輸入端分別為Fin信號輸入端及Fout信號輸入端，一個輸出端為Q1信號輸出端，數(shù)字鑒相器模塊通過過零檢測器檢測Fin輸入信號的上升沿到來時，第一寄存器對其Fout輸入信號進(jìn)行采樣鎖存，該鎖存信號即為反映此時鎖相環(huán)輸入信號Fin與輸出信號Fout之間的瞬時相位誤差信號Q1；

所述過零檢測器由一位D觸發(fā)器構(gòu)成，具有兩個輸入端和兩個輸出端；所述第一寄存器由一組D觸發(fā)器實(shí)現(xiàn)，具有兩個輸入端和一個輸出端；過零檢測器的第一輸入端連接Fin輸入信號，第二輸入端連接系統(tǒng)時鐘信號Clk，第一輸出端分別與第一寄存器和緩沖寄存器的時鐘信號clk連接，第二輸出端與數(shù)字環(huán)路濾波器模塊的clk連接；第一寄存器的第一輸入端與過零檢測器連接，第二輸入端與數(shù)控振蕩器模塊連接，第一寄存器輸出端的信號作為數(shù)字鑒相器模塊輸出的相位誤差信號Q1；

所述數(shù)字環(huán)路濾波器模塊包括第一可變相位累加器和全加器，數(shù)字環(huán)路濾波器模塊用于抑制全數(shù)字鎖相環(huán)電路的輸入噪聲，并調(diào)節(jié)全數(shù)字鎖相環(huán)電路的校正速度；所述數(shù)字環(huán)路濾波器模塊在接收數(shù)字鑒相器模塊輸出的相位誤差信號Q1并進(jìn)行處理之后，產(chǎn)生用于控制數(shù)控振蕩器模塊頻率和相位的控制碼G；

所述第一可變相位累加器包括分頻器、第一內(nèi)部累加器和可控計數(shù)器，第一內(nèi)部累加器由第一全加器與寄存器構(gòu)成，可控計數(shù)器由計數(shù)控制器和計數(shù)器構(gòu)成；所述第一全加器具有兩個輸入端和一個輸出端，第一全加器的第一輸入端與寄存器連接，第二輸入端與數(shù)字鑒相器模塊連接，輸出端與寄存器連接；所述寄存器具有兩個輸入端和一個輸出端，寄存器的第一輸入端與第一全加器連接，第二輸入端與分頻器的輸出端連接，所述分頻器的輸入端與過零檢測器的第二輸出端連接，其中分頻器的分頻系數(shù)N1可調(diào)，所述寄存器的輸出端分別與第一全加器、計數(shù)控制器連接；所述計數(shù)控制器的輸入端與寄存器連接，輸出端與計數(shù)器連接；所述計數(shù)器具有兩個輸入端和一個輸出端，計數(shù)器的第一輸入端與計數(shù)控制器連接，第二輸入端與過零檢測器的第二輸出端連接；所述計數(shù)器的輸出信號與寄存器的輸出信號分別作為第一可變相位累加器輸出信號的低位信號和高位信號；

所述全加器具有兩個輸入端和一個輸出端，第一輸入端與第一可變相位累加器的輸出端連接，第二輸入端與數(shù)字鑒相器模塊連接，輸出端作為數(shù)字環(huán)路濾波器模塊的輸出信號即控制碼G；

所述數(shù)控振蕩器模塊包括第二可變相位累加器，所述第二可變相位累加器包括分頻器、第二內(nèi)部累加器和可控計數(shù)器，第二內(nèi)部累加器由第二全加器與寄存器構(gòu)成，可控計數(shù)器由計數(shù)控制器和計數(shù)器構(gòu)成；所述第二全加器具有三個輸入端和一個輸出端，第二全加器的第一輸入端與寄存器連接，第二輸入端與緩沖寄存器的輸出端連接，第三輸入端與外部輸入的鎖相頻率控制字J連接，輸出端與寄存器連接；所述寄存器具有兩個輸入端和一個輸出端，寄存器的第一輸入端與第二全加器連接，第二輸入端與分頻器的輸出端連接，所述分頻器的輸入端與系統(tǒng)時鐘信號Clk連接，其中分頻器的分頻系數(shù)N2可調(diào)，所述寄存器的輸出端分別與第二全加器、計數(shù)控制器連接；所述計數(shù)控制器的輸入端與寄存器連接，輸出端與計數(shù)器連接；所述計數(shù)器具有兩個輸入端和一個輸出端，計數(shù)器的第一輸入端與計數(shù)控制器連接，第二輸入端與系統(tǒng)時鐘信號Clk連接；所述計數(shù)器的輸出信號與寄存器的輸出信號分別作為第二可變相位累加器輸出信號的低位信號和高位信號；

所述數(shù)字鑒相器模塊輸出端的相位誤差信號Q1分別與第一可變相位累加器的輸入端和全加器的輸入端連接，所述數(shù)字環(huán)路濾波器模塊輸出的控制碼G與緩沖寄存器的輸入端連接，緩沖寄存器將控制碼G一并與外部輸入的鎖相頻率控制字J共同輸入至數(shù)控振蕩器模塊的輸入端，數(shù)控振蕩器模塊的輸出信號Fout為鎖相環(huán)輸出信號，并將其反饋到第一寄存器作為數(shù)字鑒相器模塊的其中一個輸入信號。