[發明專利]一種溝槽分離柵MOS器件的制造方法

在審

• 申請號: 201910150219.2
• 申請日: 2019-02-28
• 公開（公告）號: CN109872950A
• 公開（公告）日: 2019-06-11
• 發明（設計）人: 趙大國
• 申請（專利權）人: 北京燕東微電子科技有限公司;四川廣義微電子股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L29/423
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 張雪梅

本發明公開一種溝槽分離柵MOS器件的制造方法，包括：在第一導電類型的襯底上形成第一導電類型的外延層；形成溝槽，溝槽自外延層的遠離襯底的表面延伸進入外延層；形成氧化層，覆蓋溝槽的側壁和底部；形成分柵多晶硅層，部分填充溝槽；在分柵多晶硅層上形成介質犧牲層；去除溝槽側壁上的部分氧化層，以使得溝槽中的未被去除的氧化層的表面在分柵多晶硅層上方；以及在溝槽中形成多晶硅柵。

技術領域

本發明涉及半導體工藝領域。更具體地，涉及一種溝槽分離柵MOS器件的制造方法。

背景技術

隨著半導體技術的不斷發展，金屬氧化物半導體場效應晶體管(MOSFET)的結構也不斷進行改進。溝槽分離柵型MOSFET(Trench Split Gate MOSFET)就是其中的一種改進結構。溝槽分離柵型MOSFET的主要特點是在傳統溝槽MOSFET的基礎上增加分柵結構，實現更優良的開關特性、更高的源漏擊穿電壓、更低的導通電阻和更低的功耗。由于這些優點，溝槽分離柵MOS器件廣泛應用于各類電力電子系統，尤其是應用于電動車和同步整流等市場領域。圖1為現有技術的分離柵MOS器件結構，柵極和分柵均為多晶硅材質，兩者之間由絕緣層隔離，現有技術主要以熱氧化工藝形成該絕緣介質層，同時在溝槽側壁生成柵氧。由于傳統工藝形成的柵極在分柵兩側形成尖角，造成尖角處電力線較集中，電場強度較大，很容易導致柵極漏電偏大以及軟擊穿現象，更進一步地影響器件可靠性。

因此，需要提供一種溝槽分離柵MOS器件的制造方法，使得柵極不形成尖角。

發明內容

本發明的目的在于提供一種溝槽分離柵MOS器件的制造方法，消除傳統工藝中產生的柵極多晶尖角，解決柵極軟擊穿、漏電高的問題。

為達到上述目的，本發明采用下述技術方案：

一種溝槽分離柵MOS器件的制造方法，包括：在第一導電類型的襯底上形成第一導電類型的外延層；形成溝槽，溝槽自外延層的遠離襯底的表面延伸進入外延層；形成氧化層，覆蓋溝槽的側壁和底部；形成分柵多晶硅層，部分填充溝槽；在分柵多晶硅層上形成介質犧牲層；去除溝槽側壁上的部分氧化層，以使得溝槽中的未被去除的氧化層的表面在分柵多晶硅層上方；以及在溝槽中形成多晶硅柵。

優選地，形成分柵多晶硅層，部分填充溝槽的步驟還包括：在

氧化層上形成分柵多晶硅層使分柵多晶硅層填滿溝槽；以及對分柵多晶硅層進行回刻。

優選地，對分柵多晶硅層進行回刻的步驟中，回刻深度范圍為0.5μm至5μm。

優選地，在溝槽中形成多晶硅柵的步驟之前，在溝槽中形成柵極氧化層。

優選地，氧化層材料為二氧化硅。

優選地，介質犧牲層的材料為氮化硅。

優選地，第一導電類型為N型或者為P型。

本發明的有益效果如下：

本發明所述技術方案提供溝槽分離柵MOS器件的制造方法，使得柵極不形成尖角，從而改善柵極與分柵之間的電場分布，減小漏電流，提高器件可靠性。

附圖說明

下面結合附圖對本發明的具體實施方式作進一步詳細的說明；

圖1示出現有技術的制作方法形成的溝槽分離柵MOS器件的示例性剖視圖；

圖2至13示出了根據本申請的實施例的溝槽分離柵MOS器件的制造方法的制作流程以及

圖14為示出根據本申請的實施例的溝槽分離柵MOS器件的制造方法的制作流程的流程圖。

具體實施方式