[發(fā)明專利]一種溝槽分離柵MOS器件的制造方法在審
| 申請?zhí)枺?/td> | 201910150219.2 | 申請日： | 2019-02-28 |
| 公開（公告）號： | CN109872950A | 公開（公告）日： | 2019-06-11 |
| 發(fā)明（設(shè)計）人： | 趙大國 | 申請（專利權(quán)）人： | 北京燕東微電子科技有限公司;四川廣義微電子股份有限公司 |
| 主分類號： | H01L21/28 | 分類號： | H01L21/28;H01L29/423 |
| 代理公司： | 北京正理專利代理有限公司 11257 | 代理人： | 張雪梅 |
| 地址： | 100176 北京市大興*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 多晶硅層 外延層 氧化層 分柵 第一導(dǎo)電類型 分離柵 襯底 去除 表面延伸 多晶硅柵 溝槽側(cè)壁 犧牲層 側(cè)壁 填充 制造 覆蓋 | ||
1.一種溝槽分離柵MOS器件的制造方法，其特征在于，包括：
在第一導(dǎo)電類型的襯底上形成第一導(dǎo)電類型的外延層；
形成溝槽，所述溝槽自所述外延層的遠(yuǎn)離所述襯底的表面延伸進(jìn)入所述外延層；
形成氧化層，覆蓋所述溝槽的側(cè)壁和底部；
形成分柵多晶硅層，部分填充所述溝槽；
在所述分柵多晶硅層上形成介質(zhì)犧牲層；
去除所述溝槽側(cè)壁上的部分氧化層，以使得溝槽中的未被去除的氧化層的表面在所述分柵多晶硅層上方；以及
在所述溝槽中形成多晶硅柵。
2.如權(quán)利要求1所述的溝槽分離柵MOS器件的制造方法，其特征在于，所述形成分柵多晶硅層，部分填充所述溝槽的步驟還包括：
在所述氧化層上形成分柵多晶硅層使所述分柵多晶硅層填滿所述溝槽；以及
對所述分柵多晶硅層進(jìn)行回刻。
3.如權(quán)利要求2所述的溝槽分離柵MOS器件的制造方法，其特征在于，所述對所述分柵多晶硅層進(jìn)行回刻的步驟中，所述回刻深度范圍為0.5μm至5μm。
4.如權(quán)利要求1所述的溝槽分離柵MOS器件的制造方法，其特征在于，于所述在所述溝槽中形成多晶硅柵的步驟之前，在所述溝槽中形成柵極氧化層。
5.如權(quán)利要求1所述的溝槽分離柵MOS器件的制造方法，其特征在于，所述氧化層材料為二氧化硅。
6.如權(quán)利要求1所述的溝槽分離柵MOS器件的制造方法，其特征在于，所述介質(zhì)犧牲層的材料為氮化硅。
7.如權(quán)利要求1所述的溝槽分離柵MOS器件的制造方法，其特征在于，所述第一導(dǎo)電類型為N型或者為P型。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京燕東微電子科技有限公司;四川廣義微電子股份有限公司，未經(jīng)北京燕東微電子科技有限公司;四川廣義微電子股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910150219.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置；專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
